公开(公告)号：CN104716150A

公开(公告)日：2015-06-17

申请号：CN201410730271.2

申请日：2014-12-04

Applicant: 株式会社理光

Inventor： 樱野胜之 ,  根来宝昭 ,  爱须克彦 ,  米田和洋 ,  中谷宁一 ,  渡边博文

IPC: H01L27/146 ,  H01L21/8238

CPC classification number: H01L31/1136 ,  H01L27/14614 ,  H01L27/14623 ,  H01L27/1463 ,  H01L27/14638 ,  H01L27/14643 ,  H01L27/14689

Abstract: 本发明涉及半导体装置制造方法以及半导体装置，其目的在于减小从分离像素的深沟道中拉出形成的门极所造成的高低不平。本发明的半导体装置制造方法包含以下工序：沟道形成工序，在排列多个光电转换元件的半导体电路板上位于相邻光电转换元件之间的位置上，沿着与该半导体电路板垂直的方向，形成沟道；第一导电体材料层形成工序，在沟道内壁上形成氧化膜后，将第一导电体材料填入该沟道，形成贯穿该沟道和该沟道上部的第一导电体材料层；第一导电体形成工序，去除第一导电体材料层中除被填入沟道的第一导电体部分以外的第一导电体材料层部分，形成第一导电体；以及，上部门极形成工序，在第一导电体上部，通过与该第一导电体导通，形成上部门极。