Abstract:
본 발명은 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 절연 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 게이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 채널 영역의 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막 및 콘택홀을 통해 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 소스 및 드레인 영역에 수소 이온이 함유된다. 화합물 반도체, 소스 및 드레인 영역, 수소 이온, 확산 방지막, 비저항
Abstract:
본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 본 발명의 박막 트랜지스터는 기판 상에 형성된 게이트 전극, 게이트 절연막에 의해 게이트 전극과 절연되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층, 그리고 소스 영역 및 드레인 영역과 접촉되는 소스 전극 및 드레인 전극을 포함한다. 산화물 반도체층은 갈륨(Ga)의 농도가 서로 다른 이층 구조의 GaInZnO(GIZO)층으로 형성된다. 하부 GIZO층은 1e+13 내지 1e+18#/㎤ 정도의 케리어 농도를 가지며, 상부 GIZO층은 높은 Ga의 농도에 따른 강건한 구조를 갖는다. 산화물 반도체, GaInZnO(GIZO), 이층 구조, 갈륨(Ga) 농도
Abstract:
본 발명은 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치의 제조 방법에 관한 것으로, 절연 기판 상에 게이트 전극을 형성하는 단계, 게이트 전극을 포함하는 상부에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 산소 이온을 포함하며 채널 영역, 소스 영역 및 드레인 영역을 제공하는 반도체층을 형성하는 단계, 소스 영역 및 드레인 영역의 반도체층과 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계 및 반도체층을 포함하는 상부에 유기물을 코팅하여 보호막을 형성하는 단계를 포함하며, 반도체층의 케리어 농도가 1e+17 내지 1e+18#/㎤ 범위 내에서 유지되도록 하여 안정적인 전기적 특성을 갖도록 한다. 화합물 반도체, 수소 농도, 케리어 농도, 보호막, 비저항
Abstract:
An Organic Light Emitting Display (OLED) and a method of fabricating the OLED includes: a substrate including a pixel region and a non-pixel region; a gate electrode arranged in the non-pixel region of the substrate; a first insulating layer arranged on the substrate having the gate electrode formed thereon, and having an open groove on an upper surface of a region opposite to the gate electrode; a semiconductor layer buried in the groove and including a source region, a channel region and a drain region; and an organic thin film layer arranged in the pixel region of the substrate. A common electrode is arranged between the drain region of the semiconductor layer and the organic thin film layer to electrically couple the drain region to the organic thin film layer.
Abstract:
PURPOSE: An organic light emitting display device and a manufacturing method thereof are provided to secure process margin and improve productivity by decreasing the number of the masks. CONSTITUTION: A substrate(110) includes a pixel region and a non-pixel region. A gate electrode(120) is arranged in the non-pixel region of the substrate. A first insulation layer(130) is arranged on the substrate with the gate electrode. A groove with an upper open side is formed in the region opposite to the gate electrode of the first insulation layer. A semiconductor layer(140) is buried in the groove. The semiconductor layer includes a source region, a channel region, and a drain region. An organic thin film layer is arranged in the pixel region of the substrate. A common electrode(150b) is arranged between the drain region and the organic thin film layer. The common electrode electrically connects the drain region and the organic thin film layer.
Abstract:
PURPOSE: A thin film transistor, a method of manufacturing the thin film transistor and a flat panel display device having the thin film transistor are provided to prevent electric characteristics from being reduced due to plasma damage while maintaining the electric characteristics of an element. CONSTITUTION: A method of manufacturing a thin film transistor comprises the following steps. A gate electrode(11) is formed on a substrate(10). A gate insulating layer(12) is formed on an upper part including the gate electrode. Ions including In, Ga and Zn are evaporated from a target to form a lower GIZO layer(13b) on the gate insulating layer. An upper GIZO layer(13a) whose Ga concentrations is higher than a lower GIZO layer is formed on the lower GIZO layer. A source electrode and a drain electrode connected to a source area and a drain area are formed.
Abstract:
A thin film transistor and a luminescent display device using the same are provided to decrease the contact resistance of the semiconductor layer interface by doping at least one ion into the semiconductor layer consisting of N-type oxide semiconductor. A gate electrode(220) is formed on a substrate(210). A gate isolation layer(230) is formed on the gate electrode. A semiconductor layer(240) consisting of N-type oxide semiconductor is formed on the gate isolation layer. One or more ion selected from the group comprised of the group 1 elements in the domain in which the source/drain electrode is arranged on the semiconductor layer is doped. Source/drain electrodes(250a,250b) are formed on the ion-doped semiconductor layer. The doping concentration of the doped region is 10^16 or 10^21/cm^3. The group 1 elements is comprised of the hydrogen (H), lithium (Li), sodium (Na), the potassium (K), rubidium (Rb), cesium (Cs), or francium(Fr).
Abstract:
A thin film transistor, a manufacturing method thereof, and a flat panel display device including the same are provided to decrease contact resistance of a semiconductor layer and a metal electrode through external diffusion of oxygen by forming the semiconductor layer made of a compound semiconductor including oxygen. A semiconductor layer(13) having a channel region(13a), a source region(13b), and a drain region(13c) is formed on a substrate(10). A gate electrode is overlapped with the semiconductor layer of the channel region on a gate dielectric film. A source electrode(14b) and a drain electrode(14c) are contacted with the semiconductor layer of the source region and the drain region. The source electrode and the drain electrode include one of more metal ion selected among groups made of Ru, Zn, In, and Sn. A conductive metal oxide layer(15) is formed between the source/drain electrodes and the semiconductor layer, and contains metal ion of the source electrode and the drain electrode.
Abstract:
An OTFT(organic thin film transistor) is provided to avoid a leakage current caused by accumulation of carriers and prevent the surface of a semiconductor layer from being damaged by patterning the semiconductor layer while using an etch stop layer made of an inorganic insulation layer. A source/drain electrode(121,125) is formed on a substrate(110). A semiconductor layer(135) is correspondingly formed between the source electrode and the drain electrode, coming in contact with the source/drain electrode and including an organic semiconductor layer. An etch stop layer(145) made of an inorganic insulation layer is formed on the semiconductor substrate, including an inorganic insulation layer having higher etch selectivity than that of the organic semiconductor layer. A gate is formed on the substrate. A gate insulation layer is formed between the gate and the source/drain electrode.