유기 발광 표시장치 및 그 제조 방법

    公开(公告)号:KR101108158B1

    公开(公告)日:2012-01-31

    申请号:KR1020090117074

    申请日:2009-11-30

    CPC classification number: H01L27/3258 H01L51/5237 H01L2251/5346

    Abstract: 본 발명은 외부로부터의 수분이나 산소 등의 침투를 방지하고 대형 표시장치에의 적용이 용이하며 양산성이 뛰어난 유기 발광 표시장치 및 그 제조방법을 제공하기 위한 것으로, 게이트 전극, 상기 게이트 전극과 절연된 활성층, 및 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극을 포함하는 박막 트랜지스터과, 상기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자과, 상기 박막 트랜지스터와 유기 발광 소자의 사이에 개재된 절연층을 포함하고, 상기 절연층은, 상기 박막 트랜지스터를 덮는 제1절연층과, 상기 제1절연층 상에 금속 산화물로 구비된 제2절연층과, 상기 제2절연층 상에 금속 산화물 또는 금속 질화물로 구비된 제3절연층을 포함하는 유기 발광 표시장치 및 그 제조방법에 관한 것이다.

    유기 발광 표시장치 및 그 제조 방법
    3.
    发明公开
    유기 발광 표시장치 및 그 제조 방법 有权
    有机发光显示及其制造方法

    公开(公告)号:KR1020110060477A

    公开(公告)日:2011-06-08

    申请号:KR1020090117074

    申请日:2009-11-30

    CPC classification number: H01L27/3258 H01L51/5237 H01L2251/5346 H05B33/04

    Abstract: PURPOSE: An organic light emitting display device and a manufacturing method thereof are provided to sufficiently protect an active layer comprised of an oxide semiconductor by improving a barrier effect of the active layer by an insulation layer. CONSTITUTION: A thin film transistor comprises a source electrode and a drain electrode in contact with an active layer. An organic light emitting device is electrically connected to the thin film transistor. An insulation layer(27) is interposed between the thin film transistor and the organic light emitting device. An insulation layer includes a first insulation layer(272), a second insulation layer(274), and a third insulation layer(276). The first insulation layer covers the thin film transistor. The second insulation layer made of metal oxide is formed on the first insulation layer. The third insulation layer is formed on the second insulation layer and is made of metal oxide or metal nitride.

    Abstract translation: 目的:提供一种有机发光显示装置及其制造方法,通过提高绝缘层对有源层的阻挡效果,充分保护由氧化物半导体构成的有源层。 构成:薄膜晶体管包括与有源层接触的源电极和漏电极。 有机发光器件电连接到薄膜晶体管。 绝缘层(27)介于薄膜晶体管和有机发光器件之间。 绝缘层包括第一绝缘层(272),第二绝缘层(274)和第三绝缘层(276)。 第一绝缘层覆盖薄膜晶体管。 在第一绝缘层上形成由金属氧化物制成的第二绝缘层。 第三绝缘层形成在第二绝缘层上,由金属氧化物或金属氮化物制成。

    박막 트랜지스터 및 그를 구비하는 평판 표시 장치
    4.
    发明公开
    박막 트랜지스터 및 그를 구비하는 평판 표시 장치 有权
    薄膜晶体管和平板显示装置

    公开(公告)号:KR1020100082941A

    公开(公告)日:2010-07-21

    申请号:KR1020090002243

    申请日:2009-01-12

    CPC classification number: H01L29/7869 H01L27/1225 H01L27/3262 H01L29/45

    Abstract: PURPOSE: A thin film transistor and a flat display device including the same are provided to implement a large flat display device with high image quality by improving a current-voltage property by a copper wiring with small resistivity by interposing a titanium layer between the source and drain electrodes and the oxide semiconductor layer. CONSTITUTION: A gate electrode(12) is formed on a substrate(10). A gate insulation layer(13) is formed on the upper side including the gate electrode. An oxide semiconductor layer(14) is formed on the gate insulation layer including the gate electrode. A titanium layer(15) is formed on a source area(14a) and a drain area(14b) of the oxide semiconductor layer. A source electrode(16a) and a drain electrode(16b) are connected to the source region and the drain region through the titanium layer.

    Abstract translation: 目的:提供一种薄膜晶体管和包括该薄膜晶体管的平板显示装置,以通过在源极和源极之间插入钛层来提高具有低电阻率的铜布线来提高具有高图像质量的大型平面显示装置 漏电极和氧化物半导体层。 构成:在基板(10)上形成栅电极(12)。 在包括栅电极的上侧形成栅极绝缘层(13)。 在包括栅电极的栅极绝缘层上形成氧化物半导体层(14)。 在氧化物半导体层的源极区(14a)和漏极区(14b)上形成有钛层(15)。 源电极(16a)和漏电极(16b)通过钛层与源极区域和漏极区域连接。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    5.
    发明授权
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 有权
    薄膜晶体管,其制造方法以及包括该薄膜晶体管的平板显示装置

    公开(公告)号:KR100963026B1

    公开(公告)日:2010-06-10

    申请号:KR1020080062417

    申请日:2008-06-30

    CPC classification number: H01L29/7869 H01L29/78606

    Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 박막 트랜지스터는 기판 상에 형성된 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극과 일부 중첩되며 산화물 반도체로 이루어진 활성층, 게이트 절연층에 의해 활성층과 절연되는 게이트 전극 및 활성층의 상부면 및 하부면 중 적어도 일 면에 형성된 계면 안정화층을 포함하며, 계면 안정화층이 3.0 내지 8.0eV의 밴드갭을 갖는 산화물로 이루어진다. 산화물을 포함하는 계면 안정화층은 게이트 절연층 및 보호층과 동질성을 갖기 때문에 화학적으로 높은 계면 안정성을 유지하며, 활성층과 같거나 활성층보다 큰 밴드갭을 갖기 때문에 물리적으로 전하 트랩핑을 억제한다.
    산화물 반도체, 활성층, 계면 안정화층, 밴드갭, 전하 트랩핑

    Abstract translation: 本发明涉及一种具有薄膜晶体管,其制造方法,以及氧化物半导体作为有源层的薄膜晶体管的平板显示装置,薄膜​​晶体管包括:形成在所述基板和漏电极,源电极和漏电极上形成源电极和部分重叠 由氧化物半导体制成的有源层,有源层和绝缘栅电极和形成的至少一个表面上的界面稳定层的有源层的上表面和下表面的,所述界面稳定层具有3.0的带隙到8.0eV是通过栅极绝缘层 据的具有氧化物形成。 包含氧化物的界面稳定层被保持在化学上高的界面稳定性,因为其具有的栅极绝缘层和所述保护层和亲和力,并且抑制电荷俘获在物理上是因为它具有更大的带隙比有源层,或相同的有源层。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    6.
    发明授权
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 失效
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示装置

    公开(公告)号:KR100962989B1

    公开(公告)日:2010-06-10

    申请号:KR1020080002610

    申请日:2008-01-09

    Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 기판 상에 형성되며 채널 영역, 소스 영역 및 드레인 영역과, 소스 영역 및 드레인 영역 표면부의 저항성 접촉영역을 포함하는 P형 산화물 반도체층, 채널 영역의 P형 산화물 반도체층과 중첩되며 게이트 절연막에 의해 P형 산화물 반도체층과 절연되는 게이트 전극 및 저항성 접촉영역을 통해 소스 영역 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 저항성 접촉영역에 소스 및 드레인 전극보다 높고 P형 산화물 반도체보다 낮은 일함수를 갖는 금속 이온이 주입된다.
    산화물 반도체, 산화아연, 일함수, 금속 이온, 저항성 접촉

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    7.
    发明公开
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 失效
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示器件

    公开(公告)号:KR1020100015100A

    公开(公告)日:2010-02-12

    申请号:KR1020080076010

    申请日:2008-08-04

    CPC classification number: H01L29/78696 H01L27/1225 H01L29/7869

    Abstract: PURPOSE: A thin film transistor, a method of manufacturing the thin film transistor and a flat panel display device with the thin film transistor are provided to maintain a certain level of carrier concentration capable of maintaining a semiconductor characteristic. CONSTITUTION: An oxide semiconductor layer(18) is formed on a substrate(10). The oxide semiconductor layer includes a channel domain, a source domain and a drain domain. A gate electrode(14) is insulated with the oxide semiconductor layer by a gate insulating layer(16). A source electrode(20a)/a drain electrode(20b) is connected to the source/drain domain. The oxide semiconductor layer is made of the first thickness and the second thickness. The first thickness has the first carrier concentration. The second thickness has the second carrier concentration lower than the first carrier concentration.

    Abstract translation: 目的:提供薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示装置,以保持能够保持半导体特性的一定水平的载流子浓度。 构成:在基板(10)上形成氧化物半导体层(18)。 氧化物半导体层包括沟道域,源极畴和漏极区。 栅电极(14)通过栅极绝缘层(16)与氧化物半导体层绝缘。 源电极(20a)/漏电极(20b)连接到源/漏域。 氧化物半导体层由第一厚度和第二厚度制成。 第一厚度具有第一载流子浓度。 第二厚度的第二载流子浓度低于第一载流子浓度。

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치

    公开(公告)号:KR100993416B1

    公开(公告)日:2010-11-09

    申请号:KR1020090004549

    申请日:2009-01-20

    CPC classification number: H01L29/7869 H01L27/1225 H01L27/3262

    Abstract: 본 발명은 산화물 반도체를 활성층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 박막 트랜지스터는 기판 상에 산화물 반도체로 형성된 활성층, 활성층 상에 산화물 반도체와 20 내지 100 : 1의 식각 선택비를 갖는 유전체로 형성된 게이트 절연층, 게이트 절연층 상에 형성된 게이트 전극, 게이트 전극을 포함하는 상부에 형성되며 게이트 전극 양측의 활성층이 노출되도록 콘택홀이 형성된 절연층 및 콘택홀을 통해 활성층과 연결된 소스 및 드레인 전극을 포함한다. 소스 및 드레인 전극이 게이트 전극과 중첩되지 않기 때문에 소스 및 드레인 전극과 게이트 전극 사이의 기생 캐패시턴스(parasitic capacitance)가 최소화되고, 게이트 절연층이 산화물 반도체와의 식각 선택비가 높은 유전체로 형성되기 때문에 활성층의 피해가 발생되지 않는다.
    산화물 반도체, 전극, 기생 캐패시턴스, 식각 선택비, 유전체

    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
    10.
    发明公开
    박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 失效
    薄膜晶体管,制造薄膜晶体管的方法和具有薄膜晶体管的平板显示器件

    公开(公告)号:KR1020090076581A

    公开(公告)日:2009-07-13

    申请号:KR1020080002610

    申请日:2008-01-09

    CPC classification number: H01L29/7869 H01L27/3262 H01L29/78618

    Abstract: A thin film transistor, a manufacturing method thereof, and a flat panel display including the thin film transistor are provided, which can improve ohmic contact property of the drain electrode and the P-type oxide semiconductor layer. The P-type oxide semiconductor layer(13) is formed on the substrate(10). The P-type oxide semiconductor layer comprises the channel region, source area and drain domain, and the ohmic contact domain of the drain area surface part and source area. The gate electrode is overlapped with the P-type oxide semiconductor layer of the channel region. The gate electrode is insulated with the P-type oxide semiconductor layer by the gate insulating layer. The source electrode(15a) and drain electrode(15b) come in contact with source area and drain region through the ohmic contact domain.

    Abstract translation: 提供薄膜晶体管,其制造方法和包括薄膜晶体管的平板显示器,其可以改善漏电极和P型氧化物半导体层的欧姆接触特性。 P型氧化物半导体层(13)形成在基板(10)上。 P型氧化物半导体层包括沟道区域,源极区域和漏极区域以及漏极区域表面部分和源极区域的欧姆接触区域。 栅电极与沟道区的P型氧化物半导体层重叠。 栅电极通过栅极绝缘层与P型氧化物半导体层绝缘。 源极(15a)和漏电极(15b)通过欧姆接触区域与源极区域和漏极区域接触。

Patent Agency Ranking