公开(公告)号：KR101515098B1

公开(公告)日：2015-04-24

申请号：KR1020080115802

申请日：2008-11-20

Applicant: 삼성전자주식회사

Inventor： 공재필 ,  윤치원

IPC: G11C16/26 ,  G11C16/04 ,  G11C16/10

Abstract: 플래시 메모리 장치 및 이의 독출 방법이 개시된다. 본 발명의 실시예에 따른 멀티-레벨 셀(Multi-level Cell) 플래시 메모리 장치는, 메인 데이터(main data)를 저장하는 메인 메모리 셀들, 및 대응되는 메인 메모리 셀에 상기 메인 데이터가 기입되는 제 1 모드(mode) 및 제 2 모드 중 하나의 모드를 나타내는 인디케이트 데이터(indicate data)를 저장하는 인디케이터 셀들을 구비하는 메모리 셀 어레이; 및상기 인디케이트 데이터에 대응되는 제어 신호에 응답하여, 상기 메모리 셀 어레이로부터 독출되는 메인 데이터, 및 상기 메인 데이터의 일부 비트값을 모드 기술 데이터의 비트값으로 포싱(forcing)하는 포스드 데이터(forced data) 중 하나를 독출 데이터로 출력하는 출력부를 구비한다.

Abstract translation: 公开了一种闪存设备及其读取方法。 根据本发明实施例的多级单元闪存器件包括用于存储主数据的主存储器单元以及用于将主数据存储在相应的主存储器单元中的第一和第二主存储器单元， 具有用于存储的指示单元的指示数据的存储单元阵列，所述指示数据指示模式和第二模式中的一个的模式; 并且响应于对应于指示数据的控制信号，从存储单元阵列读取的主数据和用于强制主数据的一些比特值成为模式描述数据的比特值的强制数据， 数据作为一个读取数据。

公开(公告)号：KR1020130114303A

公开(公告)日：2013-10-17

申请号：KR1020120036515

申请日：2012-04-09

Applicant: 삼성전자주식회사

Inventor： 공재필 ,  신숭만 ,  최명석 ,  양신호

IPC: G11C7/22 ,  G11C7/10 ,  G11C16/06 ,  G11C29/42

CPC classification number: G06F11/10 ,  G06F11/1052

Abstract: PURPOSE: A method of operating a memory controller and devices including the memory controller improve the performance of a read operation by controlling the output timing of an error corrected first chunk. CONSTITUTION: Error correction is performed from first to (N-1)^th chunks among object data including N (N is integer) chunks (S10). It is determined that coefficients of an order term equal to or greater than a reference order term of an error location polynomial expression are all 0 for the N^th chunk among the N chunks (S40). The output timing of the error corrected first chunk is controlled based on the determined result. [Reference numerals] (AA) Start a read action; (BB) End the read action; (S10) Correct errors from a first chunk to a (N-1)^th chunk in a chunk-by-chunk manner; (S20) Store a N^th chunk in a memory device; (S30) Calculate syndrom values for the N^th chunk; (S40) Are the coefficients of the N^th chunk equal to or larger than a reference order term of an error location polynomial expression all 0 ?; (S51) Output the chunks in which errors are corrected in order with the first chunk being the start, while the N^th chunk is corrected; (S52) Calculate the values of the error location polynomial expression; (S53) Output the N^th chunk with its errors corrected; (S54) Correct the N^th chunk's errors; (S56) Output the chunks in which errors are corrected in order with the first chunk being the start and the N^th chunk being the ending point

Abstract translation: 目的：操作存储器控制器的方法和包括存储器控制器的设备通过控制纠错第一块的输出定时来提高读取操作的性能。 构成：在包括N（N是整数）块的对象数据中，从第一到第（N-1）^个块执行纠错（S10）。 确定等于或大于错误位置多项式表达式的参考顺序项的顺序项的系数对于N个块中的第N个块都是0（S40）。 基于确定的结果来控制纠错的第一块的输出定时。 （附图标记）（AA）开始读取动作; （BB）结束阅读动作; （S10）以逐块方式从第一块到第（N-1）块块纠正错误; （S20）将N ^块存储在存储装置中; （S30）计算第N个块的综合征值; （S40）第N个块的系数是否等于或大于错误位置多项式表达式的参考顺序项全部为0？ （S51）以第一个块为开始的顺序输出校正错误的块，而第N个块被校正; （S52）计算误差位置多项式的值; （S53）输出错误修正的第N个块; （S54）纠正第N个块的错误; （S56）以第一个块为开始的顺序输出修正错误的块，第N个块为终点

公开(公告)号：KR1020120123985A

公开(公告)日：2012-11-12

申请号：KR1020110041679

申请日：2011-05-02

Applicant: 삼성전자주식회사

Inventor： 김동 ,  안석원 ,  최명석 ,  공재필

IPC: G06F11/10 ,  G06F11/07 ,  H03M13/29 ,  H03M13/37 ,  H03M13/09 ,  H03M13/15 ,  G11C29/42

CPC classification number: H03M13/1105 ,  G06F11/0793 ,  G06F11/10 ,  G06F11/1012 ,  H03M13/09 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/1525 ,  H03M13/154 ,  H03M13/1545 ,  H03M13/19 ,  H03M13/2903 ,  H03M13/2927 ,  H03M13/3776 ,  H03M13/611 ,  G11C29/42

Abstract: PURPOSE: A memory system and an error correcting method are provided to perform error correction of user data according to the error correction or an error of a seed value, thereby rapidly performing the error correction. CONSTITUTION: A randomizing circuit(123) randomizes user data or derandomizes the randomized user data by using a seed value. An error correction code circuit(124) encodes metadata having the seed value and the randomized user data by using an error correction code. The error correction code circuit decodes the encoded metadata and the encoded user data by using the error correction code. A non volatile memory device(110) stores the encoded metadata and user data.

Abstract translation: 目的：提供存储器系统和纠错方法，以根据误差校正或种子值的误差执行用户数据的纠错，从而快速执行纠错。 构成：随机化电路（123）随机化用户数据，或通过使用种子值对随机用户数据进行脱机。 纠错码电路（124）通过使用纠错码对具有种子值和随机用户数据的元数据进行编码。 纠错码电路通过使用纠错码对编码的元数据和编码的用户数据进行解码。 非易失性存储器件（110）存储编码的元数据和用户数据。

公开(公告)号：KR1020100056814A

公开(公告)日：2010-05-28

申请号：KR1020080115802

申请日：2008-11-20

Applicant: 삼성전자주식회사

Inventor： 공재필 ,  윤치원

IPC: G11C16/26 ,  G11C16/04 ,  G11C16/10

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C2211/5641 ,  G11C7/1051

Abstract: PURPOSE: A flash memory device and a read-out method thereof are provided to stably and rapidly read out data by simultaneously executing a sensing operation and a mode detection operation. CONSTITUTION: A memory cell array(120) comprises main memory cells and indicator cells. The main memory cells save main data. The indicator cells store indicate data presenting a mode among a first mode and a second mode writing the main data to a corresponding main memory cell. An output unit(140) outputs one among the main data and forced data as the read-out data in response to a control signal corresponding to the indicate data. The forced data forces a part bit value of the main data to the bit value of mode description data.

Abstract translation: 目的：提供闪速存储装置及其读出方法，通过同时执行感测操作和模式检测操作来稳定且快速地读出数据。 构成：存储单元阵列（120）包括主存储单元和指示单元。 主存储单元保存主数据。 指示单元存储指示在第一模式和第二模式中呈现模式的数据，将主数据写入相应的主存储单元。 输出单元（140）响应于与指示数据相对应的控制信号，将主数据和强制数据中的一个作为读出数据输出。 强制数据强制主数据的部分位值为模式描述数据的位值。

公开(公告)号：KR100854970B1

公开(公告)日：2008-08-28

申请号：KR1020070002103

申请日：2007-01-08

Applicant: 삼성전자주식회사

Inventor： 공재필 ,  정재용

IPC: G11C16/04 ,  G11C16/10

CPC classification number: G11C11/5628

Abstract: 본 발명의 멀티 비트 플래시 메모리 장치의 프로그램 방법은, 복수의 프로그램 절차들을 통해 선택된 메모리 셀을 멀티 비트 데이터로 프로그램한다. 그러나 현재의 프로그램 절차에서 상기 선택된 메모리 셀에 저장될 데이터는, 상기 선택된 메모리 셀의 데이터와 상기 현재의 프로그램 절차에 의거하여 결정된다.