公开(公告)号：KR1020090010623A

公开(公告)日：2009-01-30

申请号：KR1020070073884

申请日：2007-07-24

Applicant: 삼성전자주식회사

Inventor： 박수영 ,  김용천 ,  김동준

IPC: H01L33/36

CPC classification number: H01L33/382 ,  H01L25/0756 ,  H01L2224/48463 ,  H01L2224/49107

Abstract: A light emitting diode device is provided to maximize the number of the LED devices mounted on a single area of a package by omitting an additional electrode connection unit like a wire for connecting an electrode of the package and the electrode of the LED device. A light emitting structure(120) is formed by laminating an n type nitride semiconductor layer(121), an active layer(122), a p-type nitride semiconductor layer(123) on a substrate(110) successively. A first contact hole and a second contact hole are penetrated through the light emitting structure. A first insulating layer is formed in an inner wall of the first contact hole corresponding to the p type nitride semiconductor layer and the active layer. The n type electrode is buried in the first contact hole with the first insulating layer. A second insulating layer is formed in the inner wall of the second contact hole corresponding to the active layer and the n type nitride semiconductor layer. The p type electrode is buried in the second contact hole with the second insulating layer.

Abstract translation: 提供了一种发光二极管器件，以通过省略附加电极连接单元（例如用于连接封装的电极和LED器件的电极的导线）来最大化安装在封装的单个区域上的LED器件的数量。 通过在基板（110）上依次层压n型氮化物半导体层（121），有源层（122），p型氮化物半导体层（123）来形成发光结构（120）。 第一接触孔和第二接触孔穿过发光结构。 第一绝缘层形成在对应于p型氮化物半导体层和有源层的第一接触孔的内壁中。 n型电极与第一绝缘层一起埋在第一接触孔中。 第二绝缘层形成在对应于有源层和n型氮化物半导体层的第二接触孔的内壁中。 p型电极与第二绝缘层埋在第二接触孔中。

公开(公告)号：KR100848510B1

公开(公告)日：2008-07-25

申请号：KR1020060129566

申请日：2006-12-18

Applicant: 삼성전자주식회사

Inventor： 허영채 ,  김현수 ,  김동준 ,  김중현

IPC: G06F1/16 ,  G06F1/00

Abstract: 본 발명은 본체 케이싱을 갖는 컴퓨터에 관한 것으로서, 적어도 하나의 내장옵션장치와; 본체 케이싱에 수용되며, 내장옵션장치가 착탈가능하게 수용되는 슬롯을 갖는 베이부와; 내장옵션장치에 결합되어 내장옵션장치를 슬롯에 대해 슬라이딩 가능하게 지지하며, 내장옵션장치의 소음 및 진동을 흡수하는 슬라이딩유닛을 포함하며, 슬라이딩유닛은, 내장옵션장치의 슬라이딩 방향을 따라 슬롯의 양측부에 결합되어 내장옵션장치의 슬라이딩에 따라 회전되는 적어도 하나의 완충핀과, 슬라이딩 방향을 따라 완충핀에 결합된 완충벨트와, 내장옵션장치의 양측부에 결합되어 슬라이딩 방향으로 연장된 레일부재와, 완충벨트 및 레일부재 사이에 개재되며 레일부재에 결합되어 내장옵션장치의 슬라이딩에 따라 완충벨트에 접착되는 완충플레이트를 포함하는 것을 특징으로 한다. 이에 의하여, 고속으로 회전되는 대용량 내장옵션장치가 장착될 경우에도 내장옵션장치에 의해 발생되는 진동을 흡수함으로써 소음을 저감시킬 수 있다.

公开(公告)号：KR1020080038863A

公开(公告)日：2008-05-07

申请号：KR1020060106346

申请日：2006-10-31

Applicant: 삼성전자주식회사

Inventor： 김기만 ,  김동준 ,  유재선

IPC: A47L9/16 ,  A47L9/10

CPC classification number: A47L9/1666

Abstract: A dust collecting apparatus is provided to prevent clogging of a guide hole formed by ribs by forming a projection part without a grill hole at the upper center of a grill. A dust collecting apparatus comprises a cyclone body(110) forming cyclone air current by the suction force, a discharging pipe(120) installed at the cyclone body to discharge air sucked, and a grill(130) installed at the discharging pipe. The grill has an auxiliary suction space which is not clogged by the dust at the upper part. The grill also includes a grill body(131), a recessed part(132), and a projection part(133). The grill body of a hemisphere type having a side surface and an upper surface is assembled with the discharging pipe. The recessed part is recessed at the upper part of the grill body at a predetermined depth. The projection part is protruded to the center of the recessed part at a predetermined height.

Abstract translation: 设置集尘装置，通过在格栅的上部中央形成没有格栅孔的突出部来防止由肋形成的引导孔的堵塞。 集尘装置包括通过吸力形成旋风分离器气流的旋风主体（110），安装在旋风体上的排出管（120），用于排出吸入的空气;以及安装在排出管上的格栅（130）。 格栅具有不被上部的灰尘堵塞的辅助吸入空间。 格栅还包括格栅体（131），凹部（132）和突出部（133）。 具有侧表面和上表面的半球型格栅体与排出管组装在一起。 凹部以规定的深度凹入到格栅体的上部。 突出部以预定的高度突出到凹部的中心。

公开(公告)号：KR100665835B1

公开(公告)日：2007-01-09

申请号：KR1020000075049

申请日：2000-12-11

Applicant: 삼성전자주식회사

Inventor： 조민수 ,  김동준 ,  김진호 ,  류의열 ,  이용규

IPC: H01L21/8247

Abstract: 포토 장비의 변화에 상관없이 "플로팅 게이트-컨트롤 게이트" 간의 오버랩 면적을 대칭 관계에 있는 좌·우 셀에서 균일하게 가져갈 수 있도록 하여 좌·우측 셀의 이레이즈 및 프로그램 특성이 달라지는 것을 방지하고, 기존대비 "플로팅 게이트-컨트롤 게이트" 간의 오버랩 면적을 감소시켜 이들 간의 커패시턴스 값을 줄일 수 있도록 한 스플리트 게이트형 플래시 메모리 소자 제조방법이 개시된다.
이를 위하여 본 발명에서는, 반도체 기판 상에 제 1 절연막과 텍스쳐 표면처리된 제 1 도전막을 순차적층하는 단계; 상기 결과물 상에 질화막 형성후, 제 1 도전막의 표면이 일부 노출되도록 질화막을 경사식각하는 단계; 질화막의 양 측벽에 제 1 스페이서를 형성하고, 그 사이의 기판 표면이 노출되도록 1 도전막과 제 1 절연막을 순차식각하는 단계; 상기 제 1 스페이서 사이의 기판 내에 소스 정션을 형성하고, 제 1 도전막의 양 측벽에 제 2 스페이서를 형성하는 단계; 소스 정션과 연결되는 소스 라인 형성후, 표면 산화를 실시하는 단계; 질화막을 제거하는 단계; 제 1 스페이서를 마스크로해서 제 1 도전막을 선택식각하여 플로팅 게이트를 형성하는 단계; 플로팅 게이트의 표면 노출부를 따라 제 2 절연막을 형성하는 단계; 상기 결과물 상에 제 2 도전막을 증착하고, 이를 에치백하여 컨트롤 게이트를 형성하는 단계로 이루어진 스플리트 게이트형 플래시 메모리 소자 제조방법이 제공된다.

公开(公告)号：KR100606805B1

公开(公告)日：2006-08-01

申请号：KR1019990054512

申请日：1999-12-02

Applicant: 정보통신연구진흥원 ,  주식회사 케이티 ,  주식회사 머큐리 ,  주식회사 엘지전선 ,  삼성전자주식회사 ,  한국쓰리엠 주식회사 ,  한국몰렉스 유한회사 ,  대한전선 주식회사

Inventor： 남도현 ,  강길례 ,  진근하 ,  김동준 ,  양태수 ,  원영준 ,  박찬술 ,  이용현 ,  정창웅

IPC: H01R43/033

Abstract: 본 발명은 광케이블의 분배/절체를 위해 함체 내부에 설치되는 내부모듈을 고정하고 인입케이블 및 인장선을 고정시키기 위한 지하용 광 중간 절체장치의 케이블 및 인장선 고정장치를 개시한다.
본 발명은 마개부의 바닥면에 광케이블이 인입될 수 있도록 구멍이 뚫린 다수의 인입구가 형성되고, 또한 케이블 고정과 인장선 고정을 위한 지지대를 결합시키기 위한 지지대 결합홈이 마련되고, 몸체와, 몸체의 중심으로부터 방사형으로 연장되어 그 끝단이 각 인입구의 상단에 위치하는 케이블 지지부와, 몸체를 마개부에 고정결합시킬 수 있도록 몸체의 중심으로부터 연장형성된 몸체 고정부와, 몸체에 내부모듈을 고정결합시킬 수 있도록 몸체의 일단에 형성된 모듈 고정부로 이루어진 지지대가 지지대 결합홈에 결합되는 것을 특징으로 한다.
본 발명에 따르면 광케이블 인입 작업시 광케이블과 인장선을 용이하게 고정할 수
있도록 광케이블 인입작업시 케이블 고정 및 인장선 고정을 위한 고정장치를 일체화하여 필요 부품수 및 공간을 줄여 광케이블 유지보수 작업을 용이하게 하는 효과를 얻을 수 있다.

公开(公告)号：KR100606659B1

公开(公告)日：2006-08-01

申请号：KR1019990054520

申请日：1999-12-02

Applicant: 정보통신연구진흥원 ,  주식회사 케이티 ,  주식회사 머큐리 ,  주식회사 엘지전선 ,  삼성전자주식회사 ,  한국쓰리엠 주식회사 ,  한국몰렉스 유한회사 ,  대한전선 주식회사

Inventor： 김석호 ,  김근영 ,  나상완 ,  김동준 ,  안보영 ,  원영준 ,  박찬술 ,  이용현 ,  정창웅

IPC: H01R11/20

Abstract: 본 발명은 패널부 광 점퍼 가이드에 관한 것이다.
종래에는 셀프내의 커넥터 패널부에서 인출/인입되는 광 코드의 배열 및 방향전환시 와이어 새들을 이용하였으나, 커넥터가 고밀도화되어감에 따라 대량의 광 코드가 사용되고 공간이 협소하여 작업성의 저하로 인해 커넥터의 고밀도화가 어려운 단점이 있었다.
본 발명은 셀프내의 커넥터 패널부로 인입/인출되는 광 점퍼코드의 배열 및 방향전환을 안내하기 위한 가이드로서, 광심선의 유효곡률반경 이상의 곡률로써 형성되어 곡면을 따라 지나가는 광 점퍼코드(7)의 수평 방향으로의 방향전환을 유도하는 제1 곡면부(11)와; 상기 제1 곡면부(11)의 상단 일측으로부터 상기 제1 곡면부(11)가 갖는 반경 중심 반대 방향으로 연장 형성되며, 상기 제1 곡면부(11)와 동일한 곡률로써 광 점퍼코드(7)의 상하 방향으로의 방향전환을 유도하는 제2 곡면부(12)를 구비하여 구성됨으로써, 셀프내의 커넥터 패널부로 인입/인출되는 광 점퍼코드를 단위별로 수용하여 유효곡률반경을 유지시키면서 상하 및 수평 방향으로의 방향전환이 가능하고, 일렬배열시 고밀도의 커넥터 패널부에 대응하여 광 점퍼코드를 간결하게 정리할 수 있게 하는 효과를 제공한다.

公开(公告)号：KR1020060080463A

公开(公告)日：2006-07-10

申请号：KR1020050000943

申请日：2005-01-05

Applicant: 삼성전자주식회사

Inventor： 김경민 ,  김동준 ,  이순행 ,  전현실

IPC: H01L27/108

CPC classification number: H01L28/40 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/0234

Abstract: 다층유전막을 가지는 커패시터 형성방법을 제공한다. 이 방법은 기판 상에 하부 전극막을 형성하고, 상기 하부 전극막 상에 고유전막을 형성하는 것을 포함한다. 상기 고유전막을 자외선/오존 처리하고, 상기 고유전막 상에 상부 전극막을 형성한다.

公开(公告)号：KR1020060029844A

公开(公告)日：2006-04-07

申请号：KR1020040078695

申请日：2004-10-04

Applicant: 삼성전자주식회사

Inventor： 김동준 ,  최희주 ,  하계원

IPC: G11C5/14

CPC classification number: G11C29/12 ,  G11C29/12005

Abstract: 테스트 모드 정보를 이용하여 VPP 레벨을 외부 VDD에 의해 독립적으로 제어할 수 있는 반도체 메모리 장치와 전압 레벨 쉬프터가 개시된다. 본 발명에 따른 전압 레벨 쉬프터는 PBI 신호를 입력받을 경우 모든 전압 레벨 쉬프터가 테스트 모드에서 동작하지만, 테스트 모드 정보를 입력받을 경우에는 VPP 레벨 쉬프터만이 테스트 모드에서 동작한다. 따라서, 테스트 모드 정보를 이용하면, 다른 전압 레벨은 노말 동작 모드에서 동작하며 VPP 레벨만을 VDD 의 가변을 통해 독립적이고 선형적으로 제어할 수 있다.
VPP 레벨 제어, TMRS

公开(公告)号：KR100482350B1

公开(公告)日：2005-07-28

申请号：KR1019970051855

申请日：1997-10-09

Applicant: 삼성전자주식회사

Inventor： 김동준

IPC: H01L27/108

Abstract: 플로팅 게이트와 컨트롤 게이트로 구성된 셀 트랜지스터를 갖는 셀 어레이 영역, 및 단일 게이트 전극으로 구성된 트랜지스터와 저항 패턴이 형성되는 주변 회로부로 구성된 비휘발성 메모리 장치의 제조 방법이 개시되어 있다. 활성 영역 및 소자분리 영역이 구분되어진 반도체 기판의 상기 제1 영역에 셀 트랜지스터의 터널 산화막을 형성한 후, 결과물의 상부에 제1 도전층을 형성한다. 결과물의 상부에 층간 유전막을 형성한다. 셀 어레이 영역과 주변 회로부의 저항 패턴이 형성될 영역을 마스킹한 후 노출된 층간 유전막을 식각함으로써 저항 마스크 패턴을 형성한다. 결과물의 상부에 제2 도전층을 형성한다. 셀 어레이 영역과 주변 회로부의 트랜지스터가 형성될 영역을 마스킹한 후 노출된 제2 도전층을 식각함으로써, 상기 트랜지스터의 게이트 전극을 형성함과 동시에 제1 도전층으로 이루어진 저항 패턴을 형성한다. 상기 저항 패턴이 저항 마스크 패턴에 의해 형성되므로, 저항 패턴의 주변에 제2 도전층의 잔류물이 남지 않아 저항 값의 변화를 최소화하여 균일한 저항을 확보할 수 있다.

公开(公告)号：KR1020030059950A

公开(公告)日：2003-07-12

申请号：KR1020020000503

申请日：2002-01-04

Applicant: 삼성전자주식회사

Inventor： 김대근 ,  김동준 ,  김진우 ,  박재현 ,  김용희 ,  김국민 ,  조민수 ,  류의열

IPC: H01L21/8247

Abstract: PURPOSE: A method for manufacturing a split gate flash memory device is provided to be capable of uniformly conserving the line width of a select gate electrode by using an oxide pattern having a uniform thickness. CONSTITUTION: A floating gate electrode(104a), a pair of spacers(108), a source region(110), and a source line(112) are sequentially formed on a semiconductor substrate(100). After sequentially forming a gate oxide layer(114), a select gate conductive layer(116), an anti-reflective coating, and a silicon nitride layer on the resultant structure, a CMP(Chemical Mechanical Polishing) process is carried out on the resultant structure for exposing the surface of the source line. Then, residual anti-reflective coating is selectively removed. An oxide pattern(132) is selectively formed on the resultant structure by carrying out a thermal oxidation process at the resultant structure. Then, a select gate electrode is completed by etching the select gate conductive layer using the oxide pattern as an etching mask.

Abstract translation: 目的：提供一种用于制造分离栅闪存器件的方法，其能够通过使用具有均匀厚度的氧化物图案来均匀地保持选择栅电极的线宽。 构成：在半导体衬底（100）上依次形成浮栅电极（104a），一对间隔物（108），源极区（110）和源极线（112）。 在所得结构上依次形成栅极氧化物层（114），选择栅极导电层（116），抗反射涂层和氮化硅层之后，对所得到的结果进行CMP（化学机械抛光）处理 用于暴露源极线表面的结构。 然后，选择性地除去残留的抗反射涂层。 通过在所得结构下进行热氧化处理，在所得结构上选择性地形成氧化物图案（132）。 然后，通过使用氧化物图案作为蚀刻掩模蚀刻选择栅极导电层来完成选择栅电极。