-
-
公开(公告)号：KR101880959B1
公开(公告)日：2018-07-24
申请号：KR1020120001550
申请日：2012-01-05
IPC: G02F1/017
CPC classification number: B82Y20/00 , G02F1/017 , G02F2203/12 , H01L31/035236
Abstract: 다중흡수모드를갖는적층식다이오드구조를이용하여넓은대역폭에걸쳐이미지변조가가능하며구동전압을낮춘투과형이미지변조기가개시된다. 개시된투과형이미지변조기는제 1 반사층; 상기제 1 반사층위에배치된것으로다수의양자우물층과다수의장벽층을포함하는제 1 활성층; 상기제 1 활성층위에배치된제 2 반사층; 상기제 2 반사층위에배치된것으로다수의양자우물층과다수의장벽층을포함하는제 2 활성층; 및상기제 2 활성층위에배치된제 3 반사층;을포함하며, 상기제 1 반사층과제 3 반사층은제 1 전기적타입으로도핑되어있고, 상기제 2 반사층은제 1 전기적타입과전기적으로상반되는제 2 전기적타입으로도핑될수 있다.
-
公开(公告)号：KR1020150081577A
公开(公告)日：2015-07-15
申请号：KR1020140001222
申请日：2014-01-06
Applicant: 삼성전자주식회사
CPC classification number: G11C29/76 , G11C8/06 , G11C2029/4402
Abstract: 메모리시스템은메모리컨트롤러, 적어도하나의메모리셀 어레이, 적어도하나의불량메모리셀 위치정보저장장치, 적어도하나의어드레스매핑테이블, 적어도하나의어드레스변환부및 적어도하나의매핑정보계산부를포함한다. 메모리컨트롤러는논리어드레스신호및 어드레스리매핑명령을생성한다. 적어도하나의메모리셀 어레이는복수의논리블록들을포함한다. 적어도하나의어드레스매핑테이블은적어도하나의어드레스매핑정보를저장한다. 적어도하나의어드레스변환부는적어도하나의어드레스매핑정보에기초하여논리어드레스신호를적어도하나의메모리셀 어레이의물리어드레스신호로변환한다. 적어도하나의매핑정보계산부는어드레스리매핑명령을수신하는경우, 불량메모리셀들의위치정보에기초하여불량메모리셀들을포함하는논리블록들의수를감소시키는적어도하나의어드레스매핑정보를생성한다.
Abstract translation: 存储器系统包括：存储器控制器; 至少一个存储单元阵列; 至少一个差的存储单元位置信息存储单元; 至少一个地址映射表; 至少一个地址转换单元; 和至少一个映射信息计算单元。 存储器控制器产生逻辑地址信号和地址映射命令。 至少一个存储单元模块包括多个逻辑块。 至少一个地址映射表存储至少一个地址映射信息。 至少一个地址转换单元至少基于地址映射信息将逻辑地址信号转换为至少一个存储单元阵列的物理地址信号。 至少一个映射信息计算单元在接收到地址重映射顺序时，产生至少一个地址映射信息，该地址映射信息基于差存储器单元位置信息减少包括差存储器的逻辑块的数量。
-
公开(公告)号：KR1020120085968A
公开(公告)日：2012-08-02
申请号：KR1020110007119
申请日：2011-01-25
Applicant: 삼성전자주식회사
CPC classification number: G06F11/2284 , G06F9/4401 , G06F11/2289
Abstract: PURPOSE: A computing system booting method and a computing system thereof are provided to reduce booting time by selectively testing and/or training a device included in the computing system. CONSTITUTION: Stored ID information about a processor, a board, and a memory module is compared with current ID information(S330). The memory module is selectively trained and/or tested according to a comparison result(S360). If the stored ID information does not correspond to the current ID information, the training and the test are performed. A result value of the test and the training is stored in a non-volatile memory device included in a computing system. The current ID information is stored as the stored ID information in the non-volatile memory device.
Abstract translation: 目的：提供计算系统引导方法及其计算系统，以通过选择性地测试和/或训练包括在计算系统中的设备来减少引导时间。 规定：将处理器，电路板和存储器模块的存储ID信息与当前ID信息进行比较（S330）。 根据比较结果选择性地对存储器模块进行训练和/或测试（S360）。 如果存储的ID信息与当前的ID信息不对应，则进行训练和测试。 测试和训练的结果值被存储在包括在计算系统中的非易失性存储器件中。 将当前ID信息作为存储的ID信息存储在非易失性存储装置中。
-
公开(公告)号：KR1020130080641A
公开(公告)日：2013-07-15
申请号：KR1020120001550
申请日：2012-01-05
IPC: G02F1/017
CPC classification number: B82Y20/00 , G02F1/017 , G02F2203/12 , H01L31/035236
Abstract: PURPOSE: A transmissive image modulator having a laminated diode structure including a multi absorption mode is provided to reduce an operating voltage by half by supplying an N-I-P-I-N structure or a P-I-N-I-P structure which is a shape that two or more diodes are laminated in parallel. CONSTITUTION: A first active layer (120) is placed on a first reflective layer (110) and includes a plurality of quantum well layers and a plurality of barrier layers. A second reflective layer (130) is placed on the first active layer. A second active layer (140) is placed on the second reflective layer and includes a plurality of quantum well layers and a plurality of barrier layers. A third reflective layer (150) is placed on the second active layer. The first and the third reflective layers are doped in a first electrical type. The second reflective layer is doped in a second electrical type which is electrically opposite to the first electrical type.
Abstract translation: 目的：提供具有多重吸收模式的层叠二极管结构的透射型图像调制器，通过提供N-I-P-I-N结构或并联层叠两个或更多个二极管的形状的P-I-N-I-P结构将工作电压减小一半。 构成：第一有源层（120）被放置在第一反射层（110）上并且包括多个量子阱层和多个势垒层。 第二反射层（130）被放置在第一有源层上。 第二有源层（140）被放置在第二反射层上并且包括多个量子阱层和多个势垒层。 第三反射层（150）被放置在第二活性层上。 第一和第三反射层被掺杂在第一种类型中。 第二反射层以与第一电气类型电气相反的第二电气类型掺杂。
-
Patent Agency Ranking
公开(公告)号：KR1020130066287A
公开(公告)日：2013-06-20
申请号：KR1020110133052
申请日：2011-12-12
CPC classification number: G02F1/03 , B82Y20/00 , G02B26/001 , G02F1/017 , G02F1/21 , G02F2001/213 , G02F2203/12 , H01L31/18
Abstract: PURPOSE: A transmissive image modulator using a mlulti-Fabry-perot resonant mode a multi-absorption mode is provided to improve transmittance all over large wavelength range with 'a resonant wavelength mode with more than three peaks' by forming multiple micro cavities on the upper mirror and the lower mirror of the image modulator in a PIN structure. CONSTITUTION: An active layer(120) is arranged on a lower distributed bragg reflector layer[lower DBR layer](110) and contains multiple quantum wells and multiple barrier layers. An upper DBR layer(130) is arranged on the active layer. At least one or more of the first micro cavity layer(111) is arranged in a lower reflective layer. At least one of more of the second micro cavity layer(131) is arranged in an upper reflective layer. If a resonant wavelength is λ, the active layer and at least one of the first micro cavity layer and the second micro cavity layer have optical thickness with the integer multiplication value of λ/2.
Abstract translation: 目的：提供一种使用多法布里 - 珀罗共振模式进行多重吸收模式的透射图像调制器，通过在上部形成多个微腔以改善在大波长范围内的透射率，具有“三个以上峰值的共振波长模式” 镜像和图像调制器的下反射镜在PIN结构中。 构成：有源层（120）布置在下分布布拉格反射层[下DBR层]（110）上，并包含多个量子阱和多个势垒层。 在活性层上布置上DBR层（130）。 第一微腔层（111）中的至少一个或多个布置在下反射层中。 第二微腔层（131）中的至少一个布置在上反射层中。 如果谐振波长为λ，则有源层和第一微腔层和第二微腔层中的至少一个具有整数倍数值λ/ 2的光学厚度。
-
公开(公告)号：KR1020110003744A
公开(公告)日：2011-01-13
申请号：KR1020090061168
申请日：2009-07-06
Applicant: 삼성전자주식회사
CPC classification number: G01R31/3004 , G11C29/02 , G11C29/021 , G11C29/028
Abstract: PURPOSE: A method for optimizing an operating voltage of an electronic device and an electronic system therefor are provided to optimize an operating voltage of an electronic device operating under various conditions, thereby reducing power that the electronic device spends. CONSTITUTION: A logic circuit(11) successively outputs operation voltage codes by an enable signal inputted from a user. A voltage regulator(19) outputs operation voltages which are successively changed according to the operation voltage codes. The logic circuit checks whether an operation of the electronic device is valid according to a response signal.
Abstract translation: 目的：提供一种用于优化电子设备及其电子系统的工作电压的方法，以优化在各种条件下运行的电子设备的工作电压，从而降低电子设备花费的功率。 构成：逻辑电路（11）通过从用户输入的使能信号连续地输出操作电压代码。 电压调节器（19）输出根据操作电压代码连续变化的工作电压。 逻辑电路根据响应信号检查电子设备的操作是否有效。
-
公开(公告)号：KR100699827B1
公开(公告)日：2007-03-27
申请号：KR1020040070025
申请日：2004-09-02
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 메모리 모듈이 개시된다. 본 발명의 실시예에 따른 메모리 모듈은 복수개의 메모리 칩들, 제 1 모듈 NC 핀, 제 2 모듈 NC 핀을 구비한다. 제 1 모듈 NC 핀은 테스트 모드 신호를 수신하여 상기 메모리 칩들 각각의 제 1 NC(No Connection) 핀으로 인가한다. 제 2 모듈 NC 핀은 상기 메모리 칩들 각각의 제 2 NC 핀으로부터 상기 메모리 칩이 결함 칩인지 정상 칩인지를 나타내는 테스트 결과 신호를 수신한다. 상기 메모리 칩들 각각은 내부의 서로 다른 메모리 블록을 동시에 테스트하고 상기 테스트 결과 신호를 상기 제 2NC 핀을 통하여 출력하며, 상기 서로 다른 메모리 블록들 중 하나의 메모리 블록의 테스트 데이터를 출력한다. 상기 메모리 칩들 각각은 N 비트의 메모리 셀들을 테스트하고 N/2 비트의 메모리 셀들에 대응되는 상기 테스트 데이터를 출력한다. 상기 서로 다른 메모리 블록들은 동일한 뱅크(bank) 내부에 배치된다. 본 발명에 따른 메모리 모듈은 기입한 테스트 데이터를 다시 독출 함으로써 실장 테스트에 적합하며 테스트 시간을 감소시킬 수 있는 장점이 있다.
-
公开(公告)号：KR1020050075994A
公开(公告)日：2005-07-26
申请号：KR1020040003756
申请日：2004-01-19
Applicant: 삼성전자주식회사
IPC: G06F11/22
Abstract: 본 발명은 그래픽 카드의 메모리 테스트 장치에 관한 것으로서, 이를 위하여 본 발명은 그래픽 카드의 칩 슬롯에 끼워지는 테스트 소켓(10)과; 하단부에는 상기 테스트 소켓(10)의 상부면 외주면이 결합되는 소켓 고정틀(20)과; 상기 소켓 고정틀(20)의 내부로 메모리를 삽입시켜 고정하는 클램핑 부재(30)와; 양측의 단부에는 장공(41)을 형성하고, 양 장공(41)의 사이에는 판면을 수직 관통시킨 인서트 홀(42)을 형성한 복수의 제1 프레임(40)과; 양측의 단부에는 장공(51)을 형성하고, 양 장공(51)의 사이에는 가이드 홀(52)을 형성하며, 상기 가이드 홀(52)에 걸쳐 상기 제1 프레임(40)이 이동 가능하게 안착 고정되도록 하는 하나 이상의 제2 프레임(50)과; 그래픽 카드를 고정시킨 고정 프레임(80)에 체결되고, 판면에는 상기 제2 프레임(50)이 이동 가능하게 안착 고정되는 메인 프레임(60)을 포함하는 구성으로 구비하여 그래픽 카드의 교체 시 테스트 소켓(10)을 교체할 필요없이 경제적인 메모리 테스트가 가능토록 하는 것이다.
-
公开(公告)号：KR1020050034403A
公开(公告)日：2005-04-14
申请号：KR1020030070312
申请日：2003-10-09
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 본 발명은 신호 측정용 메모리 모듈에 관한 것으로, 특히 고주파수에서 동작하는 메모리 모듈의 신호 특성 및 이를 시스템에 실장한 상태 즉, 실장 환경에서의 신호 특성을 용이하게 측정하기 위한 신호 측정용 메모리 모듈에 관한 것이다.
본 발명의 신호 측정용 메모리 모듈은 신호 측정에 필요한 하나 이상의 반도체 칩들이 실장되는 실장부와; 메모리 모듈과 외부 시스템과의 접속을 제공하는 제1 접속부; 및 테스트를 위한 신호 특성의 측정을 위한 측정 장치와의 접속을 제공하는 제2 접속부;를 포함한다. 그리고, 실장부와 제1 접속부 및 제2 접속부는 메모리 모듈 상에 형성된 신호 패턴들에 의해 전기적으로 연결되며, 이들은 모두 하나의 모듈 상에 형성된다.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
