公开(公告)号：KR100800468B1

公开(公告)日：2008-02-01

申请号：KR1020040005647

申请日：2004-01-29

Applicant: 삼성전자주식회사

Inventor： 안경문 ,  노미정

IPC: H04L9/14

CPC classification number: H04L9/0631 ,  H04L2209/12 ,  H04L2209/24

Abstract: 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및 그 방법이 개시된다. 상기 하드웨어 암호화/복호화 장치는, 라운드 연산부에서 각 라운드 연산에 해당하는 키들을 입력받아, 입력 데이터를 암호문으로 변환한다. 상기 하드웨어 암호화/복호화 장치의 S-BOX 연산 또는 역 S-BOX 연산은, 갈로아 필드 GF(2
8 ) 상의 원소를 갈로아 필드 GF(((2
2 )
2 )
2 ) 상의 원소로 변환한 뒤 합성 필드(Composite field)를 이용하여 원소의 곱셈의 역원을 계산하고, 상기 계산 결과를 이용하여 입력받는 벡터를 다른 벡터로 치환한다.

公开(公告)号：KR100594265B1

公开(公告)日：2006-06-30

申请号：KR1020040017671

申请日：2004-03-16

Applicant: 삼성전자주식회사

Inventor： 안경문 ,  노미정

IPC: H04L9/08

CPC classification number: H04L9/0631 ,  H04L9/003 ,  H04L2209/046 ,  H04L2209/24

Abstract: 매스킹 방법이 적용된 데이터 암호처리장치, AES(Advanced Encryption Standard) 암호시스템 및 암호방법이 개시된다. 상기 매스킹 방법이 적용된 데이터 암호처리장치는, 라운드 키(round key), 플레인 텍스트(plain text)/사이퍼 텍스트(cihper text) 및 매스킹 데이터(masking data)를 이용한 복수 개의 라운드 연산을 수행하며, 상기 라운드 연산 중의 일부는 합성 필드(composite field)인 갈로아 필드(Galois Field) 에서 구현된다. 상기 매스킹 방법이 적용된 암호시스템 및 암호방법은, 원본데이터 뿐만 아니라 소정의 매스킹 데이터도 일정한 원칙에 따라 연산을 수행한다. 상기 암호방법 및 암호시스템에서 사용하는 서브바이트 변형단계는, 선형함수의 특성을 가지는 어핀 변형단계, 인버스 어핀 변형단계, 아이소모르피즘단계 및 인버스 아이소모르피즘단계와 비 선형함수의 특징을 가지는 인버젼 단계를 구비한다. 특히, 상기 비 선형 특성을 가지는 인버젼 단계는, 합성 필드(composite field)인 갈로아 필드(Galois Field) 에서 구현되기 때문에 종래의 룩업 테이블을 사용하여 구현하는 경우에 비하여 하드웨어의 면적이 상당히 줄어든다.

公开(公告)号：KR1020060058912A

公开(公告)日：2006-06-01

申请号：KR1020040097944

申请日：2004-11-26

Applicant: 삼성전자주식회사

Inventor： 최홍묵 ,  노미정

IPC: H04L9/06

CPC classification number: H04L9/0625 ,  H04L2209/08 ,  H04L2209/12

Abstract: 하나의 코아를 이용하여 컨텐츠의 암호화 및 디바이스의 인증과정 모두에 사용할 수 있는 M6 블록암호시스템을 개시한다. 상기 M6 블록암호시스템은, 하나의 클록 사이클에 하나의 라운드를 수행하도록 할 수 있으며, 하나의 라운드를 복수 개의 서브 라운드로 구분하여 복수 개의 클록 사이클을 수행함으로써 하나의 라운드를 수행하도록 할 수도 있다. 상기 M6 블록암호시스템은, 순환상수선택장치, 순환상수 순서결정장치, 순환상수 예정표 및 M6 코아를 구비한다.
블록암호시스템, 순환상수, 코아, 컨텐츠, 암호시스템, 암호화, 디바이스 인증

公开(公告)号：KR1020050078271A

公开(公告)日：2005-08-05

申请号：KR1020040005647

申请日：2004-01-29

Applicant: 삼성전자주식회사

Inventor： 안경문 ,  노미정

IPC: H04L9/14

CPC classification number: H04L9/0631 ,  H04L2209/12 ,  H04L2209/24

Abstract: 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및 그 방법이 개시된다. 상기 하드웨어 암호화/복호화 장치는, 라운드 연산부에서 각 라운드 연산에 해당하는 키들을 입력받아, 입력 데이터를 암호문으로 변환한다. 상기 하드웨어 암호화/복호화 장치의 S-BOX 연산 또는 역 S-BOX 연산은, 갈로아 필드 GF(2
8 ) 상의 원소의 곱셈의 역원을 갈로아 필드 GF(((2
2 )
2 )
2 ) 상의 연산을 이용하여 계산하고, 상기 계산 결과를 이용하여 입력받는 벡터를 다른 벡터로 치환한다.

公开(公告)号：KR1020050022884A

公开(公告)日：2005-03-08

申请号：KR1020030059491

申请日：2003-08-27

Applicant: 삼성전자주식회사

Inventor： 김서규 ,  노미정 ,  김태수 ,  이정숙 ,  김현민

IPC: H04N5/913

CPC classification number: H04H20/28 ,  H04H60/18 ,  H04H60/23 ,  H04L65/604 ,  H04N5/76 ,  H04N7/163 ,  H04N21/2541 ,  H04N21/4181 ,  H04N21/434 ,  H04N21/43632 ,  H04N21/4405 ,  H04N21/4622 ,  H04N21/4623 ,  H04N21/835

Abstract: PURPOSE: An apparatus having a transport stream demultiplexing member and a CA/CP(Conditional Access/Content Protection) member and for receiving and storing multiple multimedia data is provided to receive plural digital multimedia signals through one input by using a time sharing method, thereby capable of decoding and viewing plural TV channels with moving pictures simultaneously. CONSTITUTION: A TS(Transport Stream) input switching member(11) receives plural TS packets corresponding to plural digital multimedia data and outputs selectively the TS packets. A PID(Packet Identification) filtering member(12) passes through selectively the packets for demultiplexing among the packets inputted from the input switching member. The first TS buffering member(15) stores sequentially the TS packets outputted from the PID filtering member. A CA/CP member(14) decodes the TS packets and encodes the decoded signals when recording the decoded signals to an external recording device. The second TS buffering member(17) stores sequentially the output signals of the CA/CP member. A microprocessor(18) reads out sequentially the TS packets stored to the second TS buffering member and performs the demultiplexing. A memory interface including plural read and write DMAs(Direct Memory Access) is connected to an external memory device through an external system bus.

Abstract translation: 目的：提供一种具有传输流解复用器件和CA / CP（条件访问/内容保护）成员并用于接收和存储多媒体数据的设备，通过使用时间共享方法通过一个输入接收多个数字多媒体信号，由此 能够同时移动画面解码和观看多个电视频道。 构成：TS（传输流）输入切换构件（11）接收与多个数字多媒体数据相对应的多个TS分组，并选择性地输出TS分组。 PID（分组识别）过滤构件（12）通过选择性地从输入的切换构件输入的分组中通过用于多路分解的分组。 第一TS缓冲部件（15）依次存储从PID过滤部件输出的TS包。 当将解码的信号记录到外部记录装置时，CA / CP构件（14）解码TS分组并对解码的信号进行编码。 第二TS缓冲部件（17）依次存储CA / CP部件的输出信号。 微处理器（18）顺序读出存储到第二TS缓冲器件的TS包并执行解复用。 包括多个读和写DMA（直接存储器访问）的存储器接口通过外部系统总线连接到外部存储器件。

公开(公告)号：KR1020150100086A

公开(公告)日：2015-09-02

申请号：KR1020140021438

申请日：2014-02-24

Applicant: 삼성전자주식회사

Inventor： 신종훈 ,  안경문 ,  노미정 ,  이용기 ,  신선수

IPC: G06F21/30 ,  G06F21/50 ,  G06F9/46

CPC classification number: G06F21/31 ,  G01R31/318588 ,  G06F21/602

Abstract: 본 발명에 따른 복수의 프로세서들을 갖는 디바이스에 대한 디버깅 방법은: 상기 디바이스로 입력된 사용자의 요청을 검증하는 단계; 상기 요청이 합법적인 사용자의 요청이라면, 상기 사용자와 상기 디바이스 사이에서 챌린지-리스판스 인증 동작을 수행하는 단계; 상기 사용자로부터 전송된 접근 제어 정보를 근거로 하여 상기 복수의 프로세서들 각각의 JTAG에 대한 접근을 활성 혹은 비활성시키는 단계; 및 상기 활성화된 적어도 하나의 접근을 통하여 디버깅을 수행하는 단계를 포함한다.

Abstract translation: 根据本发明的具有多个处理器的设备的调试方法包括以下步骤：验证用户对设备的输入的请求; 如果请求是用户的合法请求，则在用户和设备之间执行询问 - 响应认证; 基于从用户发送的接近控制信息激活或者去激活多个处理器中的每一个的JTAG; 并通过至少一个激活的方法执行调试。

公开(公告)号：KR101515097B1

公开(公告)日：2015-04-27

申请号：KR1020080020581

申请日：2008-03-05

Applicant: 삼성전자주식회사

Inventor： 이현웅 ,  노미정 ,  최홍묵 ,  펑싱광

IPC: G06F21/00 ,  G06F11/10 ,  H04L9/32

Abstract: 본 발명의 바람직한 실시예에 따른 패스워드 시스템은 사용자 인터페이스, 패스워드 생성기 및 패스워드 확인기를 구비한다. 상기 패스워드 생성기는 다수의 프레임들을 포함하는 패스워드를 생성하고, 생성된 패스워드에 대한 무결성 확인 코드(integrity check code)를 생성하며, 상기 생성된 패스워드를 스크램블(scramble)하여 스크램블된 패스워드를 상기 사용자 인터페이스에게 제공한다. 상기 패스워드 확인기는 상기 패스워드 생성기로부터 제공되는 무결성 확인 코드, 프레임 개수 정보 및 스크램블 정보를 저장하고, 상기 사용자 인터페이스로부터 입력되는 스크램블된 패스워드를 상기 스크램블 정보에 기초하여 디스크램블(descramble)하며, 디스크램블된 패스워드로부터 생성되는 무결성 확인 코드와 저장된 무결성 확인 코드를 비교하여 상기 사용자 인터페이스를 인증한다.
보안, 패스워드, 무결성, 순차적, 가변적, 스크램블

Abstract translation: 根据本发明优选实施例的密码系统包括用户界面，密码生成器和密码验证器。 密码生成器生成包括多个帧的密码，为所生成的密码生成完整性检查码，对生成的密码进行加扰，并且将加密的密码发送到用户界面 提供。 该密码检查组和解扰（解扰）对加扰的密码的基础被存储的完整性校验码，帧号的信息，以及从所述密码生成器提供的扰频信息，来自用户的输入接口到加扰的信息，解扰 并将密码生成的完整性验证码与存储的完整性验证码进行比对，验证用户界面。

公开(公告)号：KR1020100138586A

公开(公告)日：2010-12-31

申请号：KR1020090057179

申请日：2009-06-25

Applicant: 삼성전자주식회사

Inventor： 염윤호 ,  이헌수 ,  노미정 ,  박재철

IPC: G06F12/14 ,  G06F13/10

CPC classification number: G06F21/74 ,  G06F12/1491

Abstract: 본발명의반도체장치의액세스제어방법은, 입력된패스워드를해쉬연산기의입력으로제공하고, 해쉬연산기에서해쉬연산을수행하여제1 해쉬값을출력하고, 제1 해쉬값및 불휘발성메모리에저장된제2 해쉬값이일치하지않을때 상기제1 해쉬값을상기해쉬연산기의입력으로제공하여해쉬연산기에서상기해쉬연산을반복수행하도록제어하고, 그리고제1 및제2 해쉬값들이일치할때 해쉬연산기의해쉬연산의반복횟수에따라서내부회로에대한액세스레벨을설정한다.

Abstract translation: 目的：提供具有多重访问级别及其访问控制方法的半导体器件，以通过输入密码来限制访问范围。 构成：散列算子（330）输出第一个散列值。 非易失性存储器（310）存储第二哈希值。 安全JTAG（联合测试动作组）控制器（320）提供从外部输入的密码作为散列算子的输入。 当从散列算子输出的第一哈希值与保存在非易失性存储器中的第二哈希值相同时，安全JTAG控制器通过散列操作的重复频率设置关于内部电路的访问级别。

公开(公告)号：KR1020100062565A

公开(公告)日：2010-06-10

申请号：KR1020080121272

申请日：2008-12-02

Applicant: 삼성전자주식회사

Inventor： 김영식 ,  노미정 ,  안경문 ,  신선수

IPC: G06F7/52 ,  G06F9/44

CPC classification number: G06F7/72 ,  G06F7/721 ,  G06F7/728 ,  G06F7/52 ,  G06F9/4494

Abstract: PURPOSE: A method for obtaining sound source of a modulus for implementing software and hardware for easily obtaining high radix Montgomery operation is provided to obtain the inverse sound source quickly. CONSTITUTION: A modulus is instituted(110). The modulus defines P and S which is taken out from P(120). The inverse sound source principle is calculated by using P and S(130). The inverse sound source is equally allocated to the k bit. The k is equal to or less than the number of bits allocated to the entire modulus.

Abstract translation: 目的：提供一种用于获取实现软件和硬件的声源的方法，用于轻松获得高基数蒙哥马利操作，以快速获得反向声源。 构成：建立模数（110）。 模数定义了从P（120）中取出的P和S。 通过使用P和S（130）计算反向声源原理。 反向声源平均分配给k位。 k等于或小于分配给整个模数的位数。

公开(公告)号：KR1020050087271A

公开(公告)日：2005-08-31

申请号：KR1020040012992

申请日：2004-02-26

Applicant: 삼성전자주식회사

Inventor： 노미정 ,  안경문

IPC: H04L9/06

CPC classification number: H04L9/0618 ,  H04L2209/12 ,  H04L2209/24

Abstract: 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호 라운드 키와 복호 라운드 키를 선택적으로 발생하는 키 스케쥴 장치가 개시된다. 본 발명에 의한 키 스케쥴 장치는 키 저장부, 키 연산부, 및 키 출력부를 구비하는 것을 특징으로 한다. 키 저장부는 로드 인에이블 신호들과 클럭 신호에 응답하여 연산 키 데이터들과 저장 키 데이터들 중 어느 하나를 입력 키 데이터들로서 수신하여 저장하고, 저장된 상기 입력 키 데이터들을 저장 키 데이터들로서 출력한다. 키 연산부는 연산 제어 신호들에 응답하여 저장 키 데이터들을 연산하고 그 연산 결과로서 연산 키 데이터들을 출력한다. 키 출력부는 출력 제어 신호들에 응답하여 입력 키 데이터들과 저장 키 데이터들 중 일부를 선택하여 암호 라운드 키 또는 복호 라운드 키로서 출력한다. 본 발명에 의한 키 스케쥴 장치는 초기 라운드 키의 길이에 대응하는 암호 라운드 키와 복호 라운드 키를 선택적으로 발생하고, 라운드 키 생성 동작에 필요한 치환 테이블의 수를 감소시킬 수 있는 장점이 있다.