고속 데이터 버스 시스템 및 이를 이용한 이미지 센서
    21.
    发明授权
    고속 데이터 버스 시스템 및 이를 이용한 이미지 센서 有权
    高速数据总线系统和图像传感器使用相同

    公开(公告)号:KR101678916B1

    公开(公告)日:2016-12-07

    申请号:KR1020100066714

    申请日:2010-07-12

    CPC classification number: H03M9/00 H03K5/15093

    Abstract: 데이터버스시스템은신호처리부및 데이터지연체인을포함한다. 신호처리부는제1 데이터내지제m(m은 1이상의정수) 데이터를제공한다. 지연체인은신호처리부로부터인가받은제1 데이터내지제m 데이터를제1 주소신호내지제n(n은 1이상, m이하의정수) 주소신호에기초하여파이프라이닝하여제공하는하는제1 지연소자내지제n 지연소자를포함한다. 본원발명의실시예에따른데이터버스시스템은회로출력단의테이터전송속도를향상시키고전력소모를줄일수 있다.

    Abstract translation: 数据传输装置包括控制单元和延迟链单元。 控制单元通过第n个控制信号输出第一控制信号,其中n是自然数。 延迟链单元包括通过第n个开关元件的第一开关元件。 开关元件通过第n个数据信号接收第一数据信号,并且分别基于第一至第N控制信号对第一至第n数据信号执行流水线操作,以将流水线数据信号作为至少一个数据流输出。 开关元件彼此连接以形成至少一个数据延迟链。

    집적 회로 및 이를 포함하는 이미지 센서
    22.
    发明公开
    집적 회로 및 이를 포함하는 이미지 센서 审中-实审
    集成电路和图像传感器,包括它们

    公开(公告)号:KR1020150032084A

    公开(公告)日:2015-03-25

    申请号:KR1020130112113

    申请日:2013-09-17

    CPC classification number: H04N5/378 H04N5/3355

    Abstract: 집적 회로가 개시된다. 집적 회로는 제1 신호 전송부 및 기능부를 포함한다. 제1 신호 전송부는 제1 제어 신호들을 클럭 신호에 동기화시켜 복수의 동기화된 제1 제어 신호들을 출력하도록 캐스케이드 형태로 연결된 제1 동기화 블록들로 구분된다. 기능부는 제1 동기화 블록들의 각각이 생성한 복수의 동기화된 제1 제어 신호들의 각각에 기초하여 병렬적으로 동일한 기능을 수행하는 하위 기능부들로 구분된다.

    Abstract translation: 集成电路及其图像传感器技术领域本发明涉及一种集成电路及其构成。 集成电路包括第一信号发送单元和功能单元。 第一信号发送单元被分类为要以级联类型连接的第一同步块,以通过将第一控制信号同步为时钟信号来输出第一控制信号。 功能单元被分类为较低功能单元,以基于每个第一控制信号并行地执行相同的功能,以使每个第一同步块同步。

    이미지 센서 및 이를 포함하는 컴퓨팅 시스템
    23.
    发明公开
    이미지 센서 및 이를 포함하는 컴퓨팅 시스템 审中-实审
    图像传感器和计算机系统

    公开(公告)号:KR1020140104169A

    公开(公告)日:2014-08-28

    申请号:KR1020130018004

    申请日:2013-02-20

    CPC classification number: H04N5/23245 H04N5/378

    Abstract: An image sensor comprises a pixel array and an analog-digital conversion unit. The pixel array generates an analog signal by detecting incident light. The analog-digital conversion unit performs sigma-delta analog-digital conversion and cyclic analog-digital conversion for the analog signal in a first operation mode to generate a digital signal, and performs single slope analog-digital conversion for the analog signal in a second operation mode to generate a digital signal. The image sensor can provide images of good quality having a high signal-to-noise ratio in both a still image recording mode and a video recording mode.

    Abstract translation: 图像传感器包括像素阵列和模拟数字转换单元。 像素阵列通过检测入射光来产生模拟信号。 模拟数字转换单元在第一操作模式中对模拟信号进行Σ-Δ模数转换和循环模数转换,以产生数字信号,并对模拟信号进行单斜率模数转换 操作模式产生数字信号。 图像传感器可以在静止图像记录模式和视频记录模式下提供具有高信噪比的良好质量的图像。

    2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
    24.
    发明公开

    公开(公告)号:KR1020130042910A

    公开(公告)日:2013-04-29

    申请号:KR1020110107061

    申请日:2011-10-19

    Abstract: PURPOSE: A 2- step analog to digital converter circuit, an operating method thereof, and devices including the 2- step analog to digital converter circuit are provided to improve processing speed at high bit resolution. CONSTITUTION: A comparator(220) outputs a comparison signal(COMP) comparing a ramp signal(RAMP) with an input signal(INPUT). An upper bit counter(240) outputs upper bit values(UB) corresponding to the first time interval of the first edge of a clock signal(CLK). A pulse residue conversion part(260) outputs lower bit values(LB) corresponding to the second time interval between the first edge and a state transition timing. The pulse residue conversion part comprises a voltage generating circuit and an analog to digital converter. The voltage generating circuit outputs voltage proportional to a third time interval between the clock signal and a second edge. [Reference numerals] (240) Upper bit counter; (260) Pulse residue conversion part;

    Abstract translation: 目的:提供2步模数转换器电路及其操作方法,以及包括2步模数转换器电路的器件,以提高高位分辨率下的处理速度。 构成:比较器(220)输出将斜坡信号(RAMP)与输入信号(INPUT)进行比较的比较信号(COMP)。 高位计数器(240)输出与时钟信号(CLK)的第一边沿的第一时间间隔相对应的高位值(UB)。 脉冲残余转换部分(260)输出与第一边缘和状态转换定时之间的第二时间间隔相对应的较低位值(LB)。 脉冲残余转换部分包括电压产生电路和模数转换器。 电压产生电路输出与时钟信号和第二边沿之间的第三时间间隔成比例的电压。 (附图标记)(240)高位计数器 (260)脉冲残留转换部分;

    CDS 회로, 이의 동작 방법, 및 이를 포함하는 장치들
    25.
    发明公开
    CDS 회로, 이의 동작 방법, 및 이를 포함하는 장치들 有权
    CDS电路,其方法和具有该CDS电路的装置

    公开(公告)号:KR1020120058337A

    公开(公告)日:2012-06-07

    申请号:KR1020100120067

    申请日:2010-11-29

    Abstract: PURPOSE: A CDS(Correlated Double Sampling) circuit, an operating method thereof, and devices with the same are provided to distribute pixel signals and ramp signals respectively by capacitive dividing, thereby compressing the pixel signals and the ramp signals. CONSTITUTION: A signal compressor(150-1) compresses pixel signals and ramp signals by capacitive dividing. The signal compressor outputs the compressed pixel signals and the compressed ramp signals. A comparator(160) compares the compressed pixel signals with the compressed ramp signals. The comparator outputs a comparison signal corresponding to the comparison result.

    Abstract translation: 目的:提供CDS(相关双采样)电路及其操作方法及其装置,以通过电容分压分别分配像素信号和斜坡信号,从而压缩像素信号和斜坡信号。 构成:信号压缩器(150-1)通过电容分压来压缩像素信号和斜坡信号。 信号压缩器输出压缩像素信号和压缩斜坡信号。 比较器(160)将压缩的像素信号与压缩的斜坡信号进行比较。 比较器输出与比较结果对应的比较信号。

    디스플레이 장치 및 디스플레이 장치의 제어 방법
    26.
    发明公开
    디스플레이 장치 및 디스플레이 장치의 제어 방법 无效
    显示装置及其控制方法

    公开(公告)号:KR1020110063954A

    公开(公告)日:2011-06-15

    申请号:KR1020090120334

    申请日:2009-12-07

    Inventor: 박유진

    Abstract: PURPOSE: A display device and control method thereof are provided to reduce the number of the input actions of a remote controller by supplying a control menu of a display device according to the selected external device. CONSTITUTION: A connector(110) is connected to one or more external devices. A signal processor(120) processes an image signal. A display unit(130) displays an image based on the processed image signal. A storing unit(140) stores setting menus about functions of the display unit. A controller(150) displays the setting menu on the display unit. The control unit displays the image according to the function setting of a user.

    Abstract translation: 目的:提供一种显示装置及其控制方法,通过根据所选择的外部设备提供显示装置的控制菜单来减少遥控器的输入动作的数量。 构成:连接器(110)连接到一个或多个外部设备。 信号处理器(120)处理图像信号。 显示单元(130)基于处理后的图像信号显示图像。 存储单元(140)存储关于显示单元的功能的设置菜单。 控制器(150)在显示单元上显示设置菜单。 控制单元根据用户的功能设置显示图像。

    2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들

    公开(公告)号:KR101647102B1

    公开(公告)日:2016-08-10

    申请号:KR1020110107061

    申请日:2011-10-19

    Abstract: 2-스텝아날로그-디지털변환회로와 2-스텝아날로그-디지털변환방법이개시된다. 2-스텝아날로그-디지털변환회로는램프신호와입력신호를비교하고비교신호를출력하는비교기, 클락신호에응답하여, 상기램프신호의생성시점과, 상기비교신호의상태천이시점의바로이전상기클락신호의제1 에지(edge)와의제1 시간간격에대응하는상위비트값들을출력하는상위비트카운터, 및상기제1 에지와상기상태천이시점과의제2 시간간격에대응하는하위비트값들을출력하는펄스레지듀(residue) 변환부를포함한다. 2-스텝아날로그-디지털변환방법은램프신호와입력신호를비교하고비교신호를출력하는단계, 상기램프신호의생성시점과, 상기비교신호의상태천이시점의바로이전클락신호의제1 에지와의제1 시간간격을카운트한값을상위비트값들로서출력하는단계, 및상기제1 에지와상기상태천이시점과의제2 시간간격에대응하는하위비트값들을출력하는단계를포함한다.

    프로그래머블 이득 증폭기와 이를 포함하는 장치들
    30.
    发明公开
    프로그래머블 이득 증폭기와 이를 포함하는 장치들 审中-实审
    可编程增益放大器和具有该增益放大器的器件

    公开(公告)号:KR1020140146864A

    公开(公告)日:2014-12-29

    申请号:KR1020130069710

    申请日:2013-06-18

    CPC classification number: H04N5/37457 H03G1/0088 H03G3/001 H04N5/378

    Abstract: A programmable gain amplifier includes a sampling circuit which performs correlation double sampling on an input signal by using a reference voltage, a source follower, a first capacitor which is connected between the sampling circuit and the source follower, and an error amplifier which is connected between the input terminal of the source follower and the output terminal of the source follower and resets the voltage of the output terminal of the source follower to the reference voltage during a source follower reset operation.

    Abstract translation: 可编程增益放大器包括:采样电路,通过使用参考电压对输入信号进行相关双采样;源极跟随器;连接在采样电路和源极跟随器之间的第一电容器;以及误差放大器,其连接在 源极跟随器的输入端子和源极跟随器的输出端子,并且在源极跟随器复位操作期间将源极跟随器的输出端子的电压重置为参考电压。

Patent Agency Ranking