公开(公告)号：KR1020090131173A

公开(公告)日：2009-12-28

申请号：KR1020080057020

申请日：2008-06-17

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  심재황 ,  이영호 ,  박재관 ,  문경렬

IPC: H01L21/027

CPC classification number: H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L21/76838 ,  H01L21/823456 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method of forming fine patterns of a semiconductor device are provided to form various shapes of patterns with different pattern density by performing etching process with an etching mask which is obtained through one photo lithography. CONSTITUTION: In a device, a low density mask is formed at a second region(400B) of a substrate(400). A plurality of narrow mold mask patterns and wide mold mask patterns are formed at a first region(400A) and at the second region at the same time. A plurality of first spacers covering the sidewall of a plurality of narrow mold mask patterns are formed in the first region. A plurality of second spacers covering the sidewall of a plurality of wide width mold mask patterns is formed in the second region. A plurality of low density mask patterns are formed by removing a part of the low density mask. A plurality of narrow patterns are formed in the first region. The wide pattern is formed in the second region.

Abstract translation: 目的：提供一种形成半导体器件的精细图案的方法，以通过通过一次光刻法获得的蚀刻掩模进行蚀刻工艺，形成具有不同图案密度的各种图案形状。 构成：在器件中，在衬底（400）的第二区（400B）处形成低密度掩模。 在第一区域（400A）和第二区域同时形成多个窄模具掩模图案和宽模具掩模图案。 在第一区域中形成覆盖多个窄模具掩模图案的侧壁的多个第一间隔件。 在第二区域中形成覆盖多个宽幅模具掩模图案的侧壁的多个第二间隔件。 通过去除低密度掩模的一部分来形成多个低密度掩模图案。 在第一区域中形成多个窄图案。 宽图案形成于第二区域。

公开(公告)号：KR1020090007979A

公开(公告)日：2009-01-21

申请号：KR1020070071240

申请日：2007-07-16

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  유병관 ,  박재관 ,  김주영 ,  심재황 ,  이광성

IPC: H01L21/027

CPC classification number: H01L21/0274 ,  G03F1/80 ,  H01L21/0337

Abstract: A pattern formation method of a semiconductor device is provided to use a dual mask pattern having different widths, thereby forming a pattern of a line width narrower than a resolution of an exposure process and reducing a pitch of the pattern. A first mask pattern having a first width on a base film(110) formed on a substrate(100) is formed. A surface film(150) is formed in the surface of the first mask pattern. A second mark pattern(140) having a second width as being covered by the surface film is formed. The surface film is removed. The base film is etched by using a mask pattern having the second width. The second width is smaller than the first width. The first mask pattern and the second mask pattern comprise polysilicon. The surface film comprises oxide. The mask pattern is formed by oxidizing the surface of the first mask pattern.

Abstract translation: 提供半导体器件的图案形成方法以使用具有不同宽度的双掩模图案，从而形成比曝光处理的分辨率窄的线宽的图案，并减小图案的间距。 形成在形成在基板（100）上的基膜（110）上具有第一宽度的第一掩模图案。 在第一掩模图案的表面中形成表面膜（150）。 形成具有被表面膜覆盖的第二宽度的第二标记图案（140）。 去除表面膜。 通过使用具有第二宽度的掩模图案来蚀刻基底膜。 第二宽度小于第一宽度。 第一掩模图案和第二掩模图案包括多晶硅。 表面膜包含氧化物。 通过氧化第一掩模图案的表面形成掩模图案。

公开(公告)号：KR1020080083478A

公开(公告)日：2008-09-18

申请号：KR1020070024097

申请日：2007-03-12

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  권성현 ,  심재황 ,  김건수 ,  박재관

IPC: H01L21/027

CPC classification number: H01L27/11521 ,  H01L21/0334 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L27/11524 ,  H01L27/11568 ,  H01L21/31144

Abstract: A method for forming a semiconductor device is provided to determine a line width of a mask pattern according to a deposition thickness of a mask layer by forming a second guide pattern for filling up an empty region of both sides of a first guide pattern. A plurality of first guide patterns(115) are formed on an etching target layer(110) of a substrate(100). A mask layer is formed conformally on the substrate. A plurality of second guide patterns(130) are formed within empty regions of both sides of the guide patterns. Auxiliary mask patterns(120a) including a wall part(121) inserted between the first and second guide patterns and a bottom part(122) positioned under the second guide patterns are formed by planarizing the mask layer to expose the first guide patterns. The first and second guide patterns are removed. The mask patterns are formed by removing the exposed bottom part in an anisotropic etch manner.

Abstract translation: 提供一种形成半导体器件的方法，通过形成用于填充第一引导图案的两侧的空白区域的第二引导图案，根据掩模层的沉积厚度来确定掩模图案的线宽。 多个第一引导图案（115）形成在基板（100）的蚀刻目标层（110）上。 掩模层在基板上共形地形成。 多个第二引导图案（130）形成在引导图案的两侧的空白区域内。 通过使掩模层平坦化以露出第一引导图案，形成包括插入在第一和第二引导图案之间的壁部分（121）和位于第二引导图案下方的底部（122）的辅助掩模图案（120a）。 去除第一和第二引导图案。 通过以各向异性蚀刻方式去除暴露的底部部分来形成掩模图案。

公开(公告)号：KR1020080068411A

公开(公告)日：2008-07-23

申请号：KR1020070006190

申请日：2007-01-19

Applicant: 삼성전자주식회사

Inventor： 박상용 ,  박재관 ,  곽동화 ,  황병준 ,  심재황

IPC: H01L21/768

CPC classification number: H01L21/76804

Abstract: A semiconductor device and a method for manufacturing the same are provided to reduce a leakage current to an active region by exposing a semiconductor substrate in a line pattern for forming a contact for a bit line. A semiconductor device includes a semiconductor substrate(100), a plurality of contacts, a plurality of conductive lines, and an inter layer dielectric. Active regions are defined on the semiconductor substrate by a device isolation layer(102). The plurality of contacts are contacted with the active regions, respectively. Each of the contacts has a trapezoid shape, in which the width thereof becomes larger as it goes to a lower portion thereof. The plurality of conductive lines are aligned on the respective contacts. The inter layer dielectric is filled between the contacts. The active regions are formed parallel with each other.

Abstract translation: 提供一种半导体器件及其制造方法，用于通过将用于形成位线的触点的线图案中的半导体衬底曝光来减少到有源区的漏电流。 半导体器件包括半导体衬底（100），多个触点，多个导电线以及层间电介质。 有源区通过器件隔离层（102）限定在半导体衬底上。 多个触点分别与有源区接触。 每个触点具有梯形形状，其宽度随着它的下部变大而变大。 多个导线在各个触点上对准。 层间电介质被填充在触点之间。 有源区域彼此平行地形成。

公开(公告)号：KR100812239B1

公开(公告)日：2008-03-10

申请号：KR1020060101957

申请日：2006-10-19

Applicant: 삼성전자주식회사

Inventor： 곽동화 ,  박재관 ,  심재황 ,  김진호 ,  김기남

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76816 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11529

Abstract: A semiconductor device and a method of manufacturing the same are provided to increase a degree of integration by improving a structure. An insulating layer(50) is formed on a substrate(10) including a plurality of first regions and a plurality of second regions arranged between the first regions. A plurality of first wirings are electrically connected through a first contact to the first regions. A spacer(93) is formed on lateral surfaces of the first wirings. A plurality of contact holes are formed by removing the insulating layer between the adjacent spacers to expose the second regions corresponding to the first contacts. The corresponding contact holes are filled with a plurality of second contacts. A plurality of second wirings are electrically connected to the second contacts.

Abstract translation: 提供了一种半导体器件及其制造方法，以通过改进结构来增加集成度。 在包括多个第一区域和布置在第一区域之间的多个第二区域的基板（10）上形成绝缘层（50）。 多个第一布线通过第一接触电连接到第一区域。 间隔件（93）形成在第一布线的侧表面上。 通过去除相邻间隔物之间​​的绝缘层以暴露对应于第一触点的第二区域来形成多个接触孔。 相应的接触孔填充有多个第二接触件。 多个第二布线电连接到第二触点。

公开(公告)号：KR100219530B1

公开(公告)日：1999-09-01

申请号：KR1019970002878

申请日：1997-01-30

Applicant: 삼성전자주식회사

Inventor： 박재관

IPC: H01L21/76

Abstract: 본 발명에 개시된 더미 패턴 배치 방법 및 형성 방법은 더미 패턴이 없어도 디슁 현상이 발생하지 않을 정도의 좁은 폭을 갖는 트렌치형 소자 분리 영역에는 자동적으로 더미 패턴이 배치되지 않도록 하고, 기판에 주입된 불순물과 동일한 도전형의 불순물을 더미 패턴에 주입하여 불순물층을 형성함으로써 더미 패턴이 기판으로부터 전기적으로 플로팅되지 않도록 하는 것을 특징으로 한다. 본 발명에 의하면, 슬릿 형태의 더미 패턴이 형성되지 않도록 함으로써 더미 패턴의 붕괴에 따른 파티클의 발생을 방지할 수 있고, 더미 패턴이 플로팅(floating)되지 않도록 함으로써 노이즈(noise)의 발생을 감소시킬 수 있다.

公开(公告)号：KR100165456B1

公开(公告)日：1999-02-01

申请号：KR1019950037167

申请日：1995-10-25

Applicant: 삼성전자주식회사

Inventor： 박재관

IPC: H01L21/28

Abstract: 본 발명은 셀프얼라인 소스/드레인 콘택 구조를 가지는 반도체 장치의 제조 방법에 관한 것으로서, 본 발명에 의한 반도체 장치의 제조방법에서는 소스/드레인 콘택 영역으로서 폴리실리콘으로 구성되는 도전층으로 형성된 콘택 패드가 게이트 전극에 의해 셀프얼라인되어 형성된다. 상기 콘택 패드는 소스/드레인 콘택 영역이 각각 분리되도록 사진 식각함으로써 실리콘 기판의 활성 영역보다 크게 형성한다. 콘택 패드를 사진 식각에 의해 선택적으로 패터닝하여 각 활성 영역이 상호 전기적으로 연결되도록 함으로써, 콘택 패드를 인터컨넥션으로 사용할 수도 있다. 본 발명에 따르면, 게이트 전극과 콘택간에 보다 큰 마진을 확보할 수 있고, 콘택과 소스/드레인 콘택 영역의 오버랩에 있어서 디자인 룰에 영향을 받지 않는 반도체 장치를 제조할 수 있다.

公开(公告)号：KR1019970005167B1

公开(公告)日：1997-04-12

申请号：KR1019930019947

申请日：1993-09-27

Applicant: 삼성전자주식회사

Inventor： 박재관

IPC: H01L21/28

Abstract: On an area, as an impediment layer(12), a high temperature oxide film or silicon nitride film is formed and on the area where, with photo process, silicon filter will be formed onto a silicon base metal(10), a photoresist pattern is established. And then, using the phtoresist pattern as a mask, a silicon pillars(14) by etching, with ion etching method are formed, by bonding an etching impediment area(12) and a silicon base metal(10) in turn, thus the silicon pillars are separated by the first distance to the direction of beat line and by the second distance to the direction of word line.

Abstract translation: 在一个区域上，作为阻挡层（12），形成高温氧化膜或氮化硅膜，并且在通过光刻工艺将硅滤器将形成在硅基金属（10）上的光致抗蚀剂图案 成立 然后，通过使用像素图案作为掩模，通过依次通过蚀刻阻挡区域（12）和硅基底金属（10）结合来形成通过蚀刻的离子蚀刻方法的硅柱（14），因此硅 支柱与拍子线的方向隔开第一距离，并且与字线方向隔开第二距离。

公开(公告)号：KR1019970003472A

公开(公告)日：1997-01-28

申请号：KR1019950016460

申请日：1995-06-20

Applicant: 삼성전자주식회사

Inventor： 조상연 ,  박재관

IPC: H01L21/28

Abstract: 셀프얼라인(self-align)을 이용하는 듀얼 패드 셀(Dual pad Cell) 반도체장치 및 그것의 제조방법이 개시되어있는데, 패드전극을 분리하기 위해서, 먼저 패드전극 분리를 위한 절연층을 형성한 후에 이를 경계로하여 패드전극을 형성하고, 제1패드전극과 제2패드전극을 형성하기 위한 패드층들을 별도의 공정을 통해 형성하며, 제2패드층이 제1패드층과 셀프얼라인되어 형성되고, 제1패드전극위에 형성되는 매몰콘택이 서로 엇갈리게 형성됨으로써, 패드전극들이 서로 신뢰성 있게 분리되고 레이아웃 디자인 마진을 확대할 수 있다.

公开(公告)号：KR101540083B1

公开(公告)日：2015-07-30

申请号：KR1020080103721

申请日：2008-10-22

Applicant: 삼성전자주식회사

Inventor： 이영호 ,  심재황 ,  박상용 ,  박재관

IPC: H01L21/027

CPC classification number: H01L27/0207 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/32139 ,  H01L21/76229 ,  H01L23/544 ,  H01L27/1052 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11529 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

Abstract: 다양한폭을가지는패턴들을동시에형성하면서일부영역에서는더블패터닝기술에의해패턴밀도를배가시키는반도체소자의패턴형성방법을개시한다. 본발명에서는기판상의듀얼마스크층위에서로다른폭을가지는제1 식각마스크패턴및 제2 식각마스크패턴을형성하고, 이들을식각마스크로이용하여듀얼마스크층을식각하여서로다른폭을가지는제1 마스크패턴및 제2 마스크패턴을동시에형성한다. 제1 식각마스크패턴을제거한후 제1 마스크패턴의양 측벽을덮는제1 스페이서와, 제2 마스크패턴의양 측벽을덮는제2 스페이서를동시에형성한다. 제1 마스크패턴를제거한후, 제1 스페이서, 제2 마스크패턴, 및제2 스페이서를식각마스크로이용하여기판을식각한다.