-
公开(公告)号：KR100136945B1
公开(公告)日：1998-06-01
申请号：KR1019950010091
申请日：1995-04-27
Applicant: 삼성전자주식회사
Inventor： 박호진
IPC: H03B5/00
Abstract: 본 발명은 메탈 퓨징 보완 회로를 이용한 출력 주파수의 트리밍이 가능한 전압 제어 발진 회로에 관한 것으로, 입력 전압(Input)과 전원 전압(Vcc)을 입력으로 받아, 기준 전류를 발생시켜 유지시켜 주는 기준 전류 바이어스단(10)과, 상기 기준 전류 바이어스단(10)으로 부터 흘러 나오는 전류를 입력으로 받아, 일정한 범위 내에서 전류값의 변화를 조정하는 입력 전류 범위 조정단(20)과, 상기 기준 전류 바이어스단(10)과 입력 전류 범위 조정단(20)으로 부터 흘러 나오는 전류를 입력으로 받아, 발진단(40)에 공급되는 공급 전류를 발생시켜 유지시켜 주는 공급전류 바이어스단(30)과,상기 공급 전류 바이어스단(30)으로 부터 흘러 나오는 전류를 입력으로 받아, 발진을 하여 출력하는 발진단(40)으로 구성되었으며, 내부 회로에 영향을 주지 않도록 종래의 메탈 퓨� �을 보완하여 구현한 메탈 퓨징 보완 회로를 이용하여 발진 주파수에 가장 큰 영향을 주는 캐패시터와 전류값을 조정함으로써, 출력 주파수를 트리밍할 수 있도록 한 메탈 퓨징 보완 회로를 이용한 출력 주파수의 트리밍이 가능한 전압 제어 발진 회로에 관한 것이다.
-
公开(公告)号：KR1019980015759A
公开(公告)日：1998-05-25
申请号：KR1019960035197
申请日：1996-08-23
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 반도체 칩의 위치 식별용 퓨즈를 갖는 입력회로부가 개시되어 있다. 이 발명은 입력패드, 전원단자, 및 상기 입력패드와 상기 전원단자 사이에 직렬로 연결된 복수의 트랜지스터를 구비하는 반도체소자의 입력회로부에 있어서, 상기 복수의 트랜지스터 및 상기 전원단자 사이에 도전막으로 형성된 퓨즈를 더 구비하는 것을 특징으로 한다. 이에 따라, 웨이퍼 상에 형성된 각각의 반도체 칩의 퓨즈들을 웨이퍼의 위치에 따라 적절히 조합하여 컷팅함으로써, 패키지 공정 후에 각각의 패드전류를 측정할 수 있다. 따라서, 각각의 패드전류에 따라 반도체 칩이 웨이퍼 상에 위치한 장소를 알아낼 수 있다.
-
公开(公告)号：KR1019970051435A
公开(公告)日：1997-07-29
申请号：KR1019950059525
申请日：1995-12-27
Applicant: 삼성전자주식회사
IPC: G11C29/00
Abstract: 멀티 비트 테스트 회로 및 그 테스트 방법을 개시한다. 멀티 비트 메모리 장치의 통합된 멀티 비트 테스트 회로에 있어서, 입력되는 통합된 비트에 대해 내부적으로 동일한 데이터 패턴만을 셀 블록들에 입출력이 가능하도록 하는 제1데이너 칩력회로들; 및 입력되는 통합된 비트에 대해 내부적으로 동일한 데이터 패턴과, 서로 다른 데이터 패턴을 선택적으로 셀 블록들에 입출력이 가능하도록 하는 제2데이터 입력회로들을 포함하는 것을 특징으로 하는 통합된 멀티 비트 테스트 회로를 제공한다.
따라서, 본 발명에 의하면 인접한 통합된 비트들이 동일한 데이터 패턴과 서로 다른 데이터 패턴으로 선택적으로 셀 블록 에 입출력이 가능하도록 하여 테스터에서 불량율 발견을 극대화하고, 테스트 시간 및 비용 절감을 얻을수 있다.-
公开(公告)号：KR1019970029819A
公开(公告)日：1997-06-26
申请号：KR1019950042351
申请日：1995-11-20
Applicant: 삼성전자주식회사
Inventor： 박호진
IPC: G11C11/407
Abstract: 본 발명은 클럭 스큐 제거 장치에 관한 것으로서 특히 반도체 집적회로에서 신호간에 발생하는 레이스 컨디션을 제거하는 클럭 스큐 제거장치에 관한 것이다. 본 발명의 목적을 달성하기 위하여 매스터 클럭 신호를 입력으로하고 직렬로 연결되는 제1, 제2, 제3 인버터, 매스터 클럭 신호를 입력으로하고 직렬로 연결되는 제4, 제5, 제6, 제7 인버터, 제1 인버터 출력단자를 제7 인버터의 입력단자로 연결시키고 상기 제2 인버터 출력단자를 제6 인버터의 입력 단자로 연결시키는 것을 특징으로 한다. 상술한 바와 같이 본 발명에 의하면, 반도체 직접 회로에서 신호간에 발생되는 레이스 컨디션을 제거해 줌으로서 집적 회로의 오동작을 방지하고 동작의 신뢰성을 향상시킨다.
-
-
Patent Agency Ranking
公开(公告)号：KR1019930008429B1
公开(公告)日：1993-08-31
申请号：KR1019910007557
申请日：1991-05-10
Applicant: 삼성전자주식회사
IPC: H03L1/00
Abstract: The oscillator providing multiplied frequency with a frequency variable switch, which is not affected by the variation of the power source voltage, comprises a first transistor and a second transistor connected between emitters of the first and second transistors, a first and a second load connected between collectors of the first and the second transistors, the first and the second feed back means connected between the collector of the first transistor and the base of the second transistor, a first bias circuit (1) connected between the emitter and the base of the first and the second transistors, a second bias circuit (2) connected commonly between the emitter of the first and the second transistor, a frequency variable switch (4) controlling the constant output current source of the second bias circuit (2).
Abstract translation: 提供不受电源电压变化影响的频率可变开关的振荡器的振荡器包括连接在第一和第二晶体管的发射极之间的第一晶体管和第二晶体管，第一和第二负载连接在 第一和第二晶体管的集电极，连接在第一晶体管的集电极和第二晶体管的基极之间的第一和第二反馈装置，连接在第一和第二晶体管的发射极和基极之间的第一偏置电路（1） 和第二晶体管，共同连接在第一和第二晶体管的发射极之间的第二偏置电路（2），控制第二偏置电路（2）的恒定输出电流源的频率可变开关（4）。
-
公开(公告)号：KR1019930006706A
公开(公告)日：1993-04-21
申请号：KR1019910016383
申请日：1991-09-19
Applicant: 삼성전자주식회사
Inventor： 박호진
IPC: G11B20/18
Abstract: 본 발명은 드롭아웃 보상회로로서, 영상신호를 입력하고 영상신호의 크기를 감지하여 신호의 드롭아웃 부분에서 게이트펄스를 발생하는 제1게이트펄스 발생수단과, 상기 제1게이트펄스 발생수단의 신호감지 레벨을 조정하는 신호감지 레벨조정부, 상기 영상신호를 입력하고 영상신호의 주파수를 감지하여 신호의 드롭아웃 부분에서 게이트펄스를 발생하는 제2게이트펄스발생수단과, 상기 제2게이트펄스발생수단이 주파수감지범위를 조정하는 주파수감지 범위조정부, 상기 제1게이트펄스발생수단과 제2게이트펄스발생수단의 출력신호를 논리화하는 오아게이트, 오아게이트의 출력에 따라 스위치를 구동하는 스위치구동부 및 영상신호의 1H 지연된 신호를 발생하는 1H지연신호발생부로 구성되어 드롭아웃된 부분위 신호의 크기 분만 아니라 신호의 주 파수 성분을 검지하여 드롭 아웃을 보상해주는 비디오시스템의 드롭아웃 보상회로이다.
-
-
公开(公告)号：KR101591339B1
公开(公告)日：2016-02-03
申请号：KR1020090074009
申请日：2009-08-11
Applicant: 삼성전자주식회사 , 서강대학교산학협력단
CPC classification number: H03F3/45179 , H03F3/68 , H03F3/72
Abstract: 본발명은복수개의증폭회로가연결된다단증폭회로에관한것으로, 본발명의일실시예는제어신호에응답하여, 입력되는제1 아날로그전압을샘플링하거나제1 아날로그전압과제1 아날로그전압으로부터변환된제1 디지털전압의차이값을증폭하는제1 증폭회로; 제어신호에응답하여, 입력되는제2 아날로그전압을샘플링하거나제2 아날로그전압과제2 아날로그전압으로부터변환된제2 디지털전압의차이값을증폭하고, 제1 증폭회로와상보적으로동작하는제2 증폭회로; 및제1 증폭회로의출력전압및 제2 증폭회로의출력전압을입력받고, 제어신호에응답하여제1 증폭회로의출력전압을리셋(reset)시키고제2 증폭회로를이용하여출력전압을결정하거나, 제2 증폭회로의출력전압을리셋시키고제1 증폭회로를이용하여출력전압을결정하는공유증폭기를포함한다.
-
公开(公告)号：KR100574917B1
公开(公告)日：2006-05-02
申请号：KR1019990019455
申请日：1999-05-28
Applicant: 삼성전자주식회사
IPC: G05F3/08
Abstract: 반도체 메모리 장치의 내부 동작 전압 발생 회로가 개시된다. 본 발명에 따른 반도체 메모리 장치의 내부 동작 전압 발생 회로는, 차동 증폭 구조를 갖고, 제1입력 단자를 통하여 인가되는 기준 전압과 제2입력 단자를 통하여 인가되는 분배 전압의 크기를 비교하며, 비교된 결과에 상응하는 비교 출력 전압을 생성하는 비교 수단, 비교 출력 전압에 응답하여 구동되며, 구동된 결과를 내부 동작 전압으로서 출력하는 구동 수단, 내부 동작 전압과 분배 전압 사이에 연결되어 제1저항 성분을 형성하는 K(
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.019 seconds)
