-
公开(公告)号：KR1020160061702A
公开(公告)日：2016-06-01
申请号：KR1020140164414
申请日：2014-11-24
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/004 , G11C11/1659 , G11C11/1673 , G11C11/56 , G11C11/5607 , G11C11/5642 , G11C13/0002 , G11C2013/0054 , G11C2213/71
Abstract: 멀티레벨셀을포함하는크로스포인트메모리장치및 크로스포인트메모리장치의동작방법이개시된다. 본발명의기술적사상에따른메모리셀 어레이를포함하는크로스포인트메모리장치의동작방법에있어서, 상기메모리셀 어레이는멀티레벨셀들을포함하고, 제1 상태판별을위해, 복수회의센싱동작들을통해상기멀티레벨셀들을제1 독출하는단계및 제2 상태판별을위해, 복수회의센싱동작들을통해상기멀티레벨셀들을제2 독출하는단계를구비하고, 상기제1 독출하는단계에서제1 센싱동작에이용되는제1 전압과제2 센싱동작에이용되는제2 전압의레벨차이는, 상기제2 독출하는단계에서제1 센싱동작에이용되는제3 전압과제2 센싱동작에이용되는제4 전압의레벨차이와상이한것을특징으로한다.
Abstract translation: 公开了一种包括多电平电池的交叉点存储器件及其操作方法。 根据本发明的技术特征的用于操作包括存储单元阵列的交叉点存储器件的方法，其中所述存储单元阵列包括多电平单元，包括以下步骤：主要经由多个单元读取所述多电平单元 感测操作的次数以确定第一状态; 并且其次通过多次感测操作读取多电平单元以确定第二状态。 在一次读取步骤中用于第一感测操作的第一电压和用于第二感测操作的第二电压之间的电平差与使用的第三电压之间的电平差不同 在第二读取步骤中用于第一感测操作和用于第二感测操作的第四电压。
-
公开(公告)号：KR1020160039435A
公开(公告)日：2016-04-11
申请号：KR1020140132496
申请日：2014-10-01
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C7/04 , G11C11/1659 , G11C11/1675 , G11C13/0097 , G11C2013/0073 , G11C2013/0088 , G11C2013/0092
Abstract: 저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법은, 온도를검출하는단계와, 온도검출결과에따라, 메모리셀에대한셋(SET) 기록을위한셋 전압및/또는셋 전류의레벨을설정하는단계와, 상기온도검출결과에따라, 메모리셀에대한리셋(RESET) 기록을위한리셋전압의레벨을설정하는단계및 상기설정된레벨에따라상기메모리셀에대한기록동작을수행하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了电阻式存储器件，电阻式存储器系统和电阻式存储器件的操作方法。 根据本发明，电阻式存储器件的操作方法包括以下步骤：检测温度; 根据温度检测结果设定设定电压和/或设定电流的电平以在存储器单元上记录一组; 设置复位电压电平，以根据温度检测结果在存储单元上记录复位; 以及根据设定电平对存储单元执行记录操作。
-
公开(公告)号：KR1020160006034A
公开(公告)日：2016-01-18
申请号：KR1020140085363
申请日：2014-07-08
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C11/1659 , G11C11/1675 , G11C11/5607 , G11C11/5664 , G11C11/5678 , G11C11/5685 , G11C13/0064 , G11C13/0097 , G11C2013/0076 , G11C2213/71
Abstract: 저항성메모리장치및 저항성메모리장치의동작방법이개시된다. 본발명의일 실시예에따른저항성메모리장치의동작방법은, 기록커맨드에대응하여메모리셀들에대해프리리드동작을수행하는단계와, 기록데이터와프리리드된데이터를비교함에따라, 리셋기록동작을수행할하나이상의제1 메모리셀들에대해대해소거동작을수행하는단계및 소거된제1 메모리셀들및 셋기록동작을수행할하나이상의제2 메모리셀들중 적어도일부에대해셋 방향의프로그램을수행하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了电阻式存储器件以及电阻式存储器件的操作方法。 根据本发明的实施例，电阻式存储器件的操作方法包括以下步骤：响应于记录命令对存储器单元执行预读操作; 对一个或多个第一存储器单元执行删除操作，以通过将记录数据与预读数据进行比较来执行复位记录操作; 以及在删除的第一存储单元的至少一部分上执行设定方向的程序，以及一个或多个第二存储单元，执行设定记录操作。
-
公开(公告)号：KR1020160005549A
公开(公告)日：2016-01-15
申请号：KR1020140084618
申请日：2014-07-07
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0021 , G11C13/0002 , G11C13/0033 , G11C13/0035 , G11C13/0038 , G11C29/021 , G11C29/028 , G11C2029/0407 , G11C2029/5006 , G11C2213/71
Abstract: 리키지전류를관리하는저항성메모리장치및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법은, 메모리셀 어레이에적어도하나의금지전압을제공하는단계와, 상기제공된금지전압에따라상기메모리셀 어레이에발생되는리키지전류를측정하는단계와, 상기측정된리키지전류에따른제어신호를전원발생기로피드백하는단계및 상기제어신호에따라상기금지전압의레벨을조절하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了一种用于管理漏电流的电阻式存储器件，以及电阻式存储器件的操作方法。 根据本发明的技术思想，电阻式存储器件的操作方法包括以下步骤：向存储单元阵列提供至少一个禁止电压; 根据提供的禁止电压来测量在存储单元阵列中产生的漏电流; 根据检测到的漏电流给出控制信号回到发电状态; 并根据控制信号控制禁止电压的电平。
-
25.发明公开
公开(公告)号：KR1020150044738A
公开(公告)日：2015-04-27
申请号：KR1020130124165
申请日：2013-10-17
Applicant: 삼성전자주식회사
CPC classification number: G06F11/26 , G11C8/14 , G11C16/3418 , G11C29/42 , G11C29/52 , G11C2029/0411
Abstract: 더미워드라인을포함하는불휘발성메모리장치, 메모리시스템및 메모리시스템의동작방법이개시된다. 본발명의일 실시예에따른메모리시스템의동작방법은, 제1 워드라인에연결된메모리셀들의데이터를독출하는단계와, 상기독출데이터들중 제1 상태의값을갖는데이터의개수에따라, 상기제1 워드라인이더미워드라인에해당하는지를판별하는단계및 상기판별결과에따라, 상기독출데이터에발생된에러를복구하기위한복구알고리즘을선택적으로수행하는단계를구비하는것을특징으로한다.
Abstract translation: 本发明公开了一种包括虚拟字线，存储系统及其操作方法的非易失性存储器件。 根据本发明的实施例，存储器系统操作方法包括以下步骤：从连接到第一字线的存储器单元读取数据; 通过具有第一状态值的读取数据中的数据集的数量来确定第一字线是否为虚拟字线; 并且基于确定结果选择性地运行恢复算法以恢复在读取数据中发生的错误。
-
Patent Agency Ranking
公开(公告)号：KR1020130025655A
公开(公告)日：2013-03-12
申请号：KR1020110089089
申请日：2011-09-02
Applicant: 삼성전자주식회사
Inventor： 변대석
Abstract: PURPOSE: A nonvolatile memory device is provided to minimize current consumption by enabling the number or location of required internal voltage drivers at each operation section. CONSTITUTION: A scheduler(110) successively provides sector information in a busy state. An enabler(120) provides a selection signal according to the section information. An internal voltage generating unit(130) includes a plurality of internal voltage drivers. The internal voltage driver selected according to the selection signal is enabled.
Abstract translation: 目的：提供非易失性存储器件，通过在每个操作部分启用所需的内部电压驱动器的数量或位置来最小化电流消耗。 构成：调度器（110）在繁忙状态下连续地提供扇区信息。 启动器（120）根据部分信息提供选择信号。 内部电压产生单元（130）包括多个内部电压驱动器。 根据选择信号选择的内部电压驱动器使能。
-
公开(公告)号：KR101091844B1
公开(公告)日：2011-12-12
申请号：KR1020070048123
申请日：2007-05-17
Applicant: 삼성전자주식회사
Inventor： 변대석
Abstract: 본발명에따른메모리시스템은, 제 1 어드레스구간과제 2 어드레스구간을가지며, 상기제 1 어드레스구간에속하는배드블록의블록어드레스를상기제 2 어드레스구간의블록어드레스와교환되도록구성된플래시메모리장치; 그리고상기제 2 어드레스구간에속하는메모리블록들의배드블록정보를검색하도록그리고상기선택된배드블록정보를출력하도록상기플래시메모리장치를제어하는메모리컨트롤러를포함한다. 상술한구성들을통하여본 발명의플래시메모리시스템은고속으로배드블록어드레스를검색할수 있다.
-
公开(公告)号：KR1020100090541A
公开(公告)日：2010-08-16
申请号：KR1020090009884
申请日：2009-02-06
Applicant: 삼성전자주식회사
Inventor： 변대석
CPC classification number: G11C16/0483 , G11C16/24 , G11C16/26
Abstract: PURPOSE: A non-volatile semiconductor device is provided to reduce a bit lien bias time by including a bit line bias block and biasing the bit line together with a page buffer. CONSTITUTION: A memory cell array(100) comprises a plurality of memory blocks and one or more bit line bias block. A page buffer precharges a plurality of bit lines. The page buffer(150) detects data stored in at least memory block through the plural bit lines. A controller controls the operation of a non-volatile memory device. The controller controls the bit line bias block and the page buffer to precharge the plural bit lines.
Abstract translation: 目的：提供非易失性半导体器件以通过包括位线偏置块并将位线与页缓冲器一起偏置来减少位留置偏置时间。 构成：存储单元阵列（100）包括多个存储块和一个或多个位线偏置块。 页面缓冲器预充电多个位线。 页面缓冲器（150）通过多个位线检测存储在至少存储器块中的数据。 控制器控制非易失性存储器件的操作。 控制器控制位线偏置块和页面缓冲器以预充电多个位线。
-
公开(公告)号：KR100866961B1
公开(公告)日：2008-11-05
申请号：KR1020070019924
申请日：2007-02-27
Applicant: 삼성전자주식회사
Inventor： 변대석
CPC classification number: G11C16/20
Abstract: 결함 칼럼 발생에 관계없이 메모리 셀 어레이에 저장된 초기 셋팅 데이터를 정상적으로 독출할 수 있는 불휘발성 메모리 장치 및 그 구동방법이 개시된다. 상기 불휘발성 메모리 장치의 구동방법에 따르면, 동작 환경 설정에 관련된 설정정보가 메모리 셀 어레이에 할당된 복수의 영역 각각에 복사되어 저장되는 메모리 장치로 전원을 제공하는 단계와, 상기 메모리 셀 어레이에 대한 초기 독출동작을 수행하는 단계와, 복수 개로 저장된 상기 설정정보의 독출결과에 기반하여 초기 셋팅 데이터를 결정하는 단계 및 상기 결정된 초기 셋팅 데이터를 이용하여 메모리 장치의 동작 환경을 설정하는 단계를 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1020080095684A
公开(公告)日：2008-10-29
申请号：KR1020070040502
申请日：2007-04-25
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C8/10 , G11C8/12 , G11C29/806 , G11C29/844
Abstract: A flash memory device including a row decoder having no bad block data storage means and control method thereof is provided to realize a high reliable flash memory without a fuse or latch circuit at a row decoder. In a flash memory device, a decoder(140), not having a storing unit for bad block information, selects at least one of a plurality of memory blocks. A controller(110) generates a block selection signal in response to a block address. When the block address is bad, the controller generates a block selection signal for preventing a decoder from selecting the memory block.
Abstract translation: 提供了包括没有坏块数据存储装置的行解码器及其控制方法的闪速存储装置，以在行解码器上实现高可靠性闪存，而不需要熔丝或锁存电路。 在闪速存储装置中，不具有用于坏块信息的存储单元的解码器（140）选择多个存储块中的至少一个。 控制器（110）响应于块地址产生块选择信号。 当块地址不好时，控制器产生块选择信号，以阻止解码器选择存储块。
-
-
-
-
-
-
-
-
-
Search Results
189
records
(took 0.049 seconds)
