-
公开(公告)号：KR102230195B1
公开(公告)日：2021-03-19
申请号：KR1020140096015A
申请日：2014-07-28
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C13/0033 , G11C13/0035 , G11C16/10 , G11C2013/0092
Abstract: 본 개시는 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치된 복수의 메모리 셀들을 포함하는 메모리 장치의 동작 방법으로서, 상기 복수의 메모리 셀들 중 선택된 메모리 셀에 순차적으로 인가되는 복수의 펄스들 각각이 프로그램 루프의 횟수에 따라 변경되도록, 상기 복수의 펄스들을 결정하는 단계; 및 상기 복수의 펄스들의 변경에 대응하여, 상기 복수의 메모리 셀들 중 비 선택된 메모리 셀들에 연결되는 비 선택된 제1 및 제2 신호 라인들에 각각 인가되는 제1 및 제2 인히빗(inhibit) 전압들 중 적어도 하나의 전압 레벨이 상기 프로그램 루프의 횟수에 따라 변경되도록, 상기 제1 및 제2 인히빗 전압들 중 적어도 하나를 결정하는 단계를 포함하는 방법을 개시한다.
-
-
-
公开(公告)号：KR1020160049873A
公开(公告)日：2016-05-10
申请号：KR1020140147627
申请日：2014-10-28
Applicant: 삼성전자주식회사
CPC classification number: G11C13/004 , G11C11/1655 , G11C11/1657 , G11C13/0004 , G11C13/0026 , G11C13/0028 , G11C13/0033 , G11C13/0069 , G11C13/0023 , G11C2207/2227
Abstract: 더미라인을포함하는저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법에있어서, 상기저항성메모리장치는다수의비트라인들및 하나이상의더미비트라인을포함하고, 제1 커맨드에수반되는제1 어드레스를검출하는단계와, 비선택라인들을바이어싱하기위한다수의금지전압들을생성하는단계및 상기제1 어드레스검출결과에따라, 상기다수의금지전압들중에서선택된제1 금지전압을제1 더미비트라인으로제공하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了一种包括虚拟线路，电阻存储器系统及其操作方法的电阻式存储器件。 一种根据本发明的技术思想操作电阻式存储器件的方法，其中电阻式存储器件包括多个位线和一条或多条虚拟线，其特征在于：检测第一命令的第一命令 ; 产生用于偏置非选择线的禁止电压的步骤; 以及根据第一地址检测结果向第一伪位线提供从禁止电压中选择的第一禁止电压的步骤。 因此，可以减少连接到虚拟线路的虚拟单元中产生的漏电流。
-
公开(公告)号：KR1020160037580A
公开(公告)日：2016-04-06
申请号：KR1020140130333
申请日：2014-09-29
Applicant: 삼성전자주식회사
IPC: G11C13/00
CPC classification number: G11C13/0023 , G11C13/0033 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C2013/0045 , G11C2013/0078
Abstract: 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 상기복수의제1 신호라인들중 선택전압이인가되는선택된제1 신호라인을통해흐르는동작전류를판단하는단계; 상기동작전류의전류값에기초하여, 상기복수의메모리셀들을포함하는메모리셀 어레이를 n개의(n은 2 이상의정수) 블록으로구분하는단계; 및상기 n개의블록에포함되는비선택된제2 신호라인들에대하여블록별로서로다른전압레벨을갖는인히빗(inhibit) 전압들을인가하는단계를포함한다.
Abstract translation: 本公开涉及一种存储器件的操作方法，所述存储器件包括分别布置在多个第一信号线和多个第二信号线相交的区域中的多个存储器单元。 存储器件的操作方法包括以下步骤：确定在第一信号线之间流经选择电压的选定第一信号线的工作电流; 基于所述工作电流的当前值，将包括所述存储单元的存储单元阵列划分为n个块（n是大于或等于2的整数）; 以及对包括在n个块中的未选择的第二信号线上的每个块施加具有不同电压电平的抑制电压。
-
Patent Agency Ranking
公开(公告)号：KR1020160014473A
公开(公告)日：2016-02-11
申请号：KR1020140096768
申请日：2014-07-29
Applicant: 삼성전자주식회사
CPC classification number: G11C13/004 , G06F11/00 , G06F11/1048 , G11C11/1659 , G11C11/1673 , G11C13/0004 , G11C13/0007 , G11C13/0033 , G11C2013/0045 , G11C2013/0054
Abstract: 독출재시도동작을수행하는메모리장치, 메모리시스템및 메모리장치의동작방법이개시된다. 본발명의기술적사상에따른메모리장치의동작방법은, 독출재시도모드로진입하는단계와, 다수개의셀 영역들에대해서로다른독출조건을이용하여데이터를독출하는단계및 상기다수개의셀 영역들로부터독출된데이터에대한판별결과에따라, 상기다수개의셀 영역들에대한최종독출조건을설정하는단계를구비하는것을특징으로한다.
Abstract translation: 公开了一种用于执行读取重试操作的存储器件，存储器系统和存储器件的操作方法。 根据本发明的技术思想，存储装置的操作方法包括以下步骤：进入读 - 重试模式; 通过使用不同的读取条件来读取关于多个单元区域的数据; 以及根据关于从所述多个单元区域读取的数据的判别结果来设置所述多个单元区域的最终读取条件。
-
公开(公告)号：KR1020160010211A
公开(公告)日：2016-01-27
申请号：KR1020140091306
申请日：2014-07-18
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C13/0069 , G11C5/025 , G11C13/0023 , G11C13/0033 , G11C2213/71 , H01L27/11507
Abstract: 다수의레이어들을포함하는저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치는, 다수의레이어들을포함하는메모리셀 어레이및 상기메모리셀 어레이에대한억세스를제어하는제어로직을구비하고, 상기메모리셀 어레이는, 적어도하나의신호라인을서로공유하는제1 및제2 레이어들을포함하고, 상기제1 레이어가간섭자유레이어로설정될때, 상기제2 레이어는상기제1 레이어와전기적또는물리적으로분리되는것을특징으로한다.
Abstract translation: 公开了一种包括多层的电阻式存储器件，电阻式存储器系统和用于操作电阻式存储器件的方法。 根据本发明，电阻式存储器件包括：包括多层的存储单元阵列; 以及控制对存储器单元阵列的访问的控制逻辑。 存储单元阵列包括第一和第二层，共享至少一个信号线。 当第一层被设置为无干扰层时，第二层与第一层电或物理分离。
-
公开(公告)号：KR102230195B1
公开(公告)日：2021-03-19
申请号：KR1020140096015
申请日：2014-07-28
Applicant: 삼성전자주식회사
Abstract: 본개시는복수의제1 신호라인들과복수의제2 신호라인들이교차하는영역들에각각배치된복수의메모리셀들을포함하는메모리장치의동작방법으로서, 상기복수의메모리셀들중 선택된메모리셀에순차적으로인가되는복수의펄스들각각이프로그램루프의횟수에따라변경되도록, 상기복수의펄스들을결정하는단계; 및상기복수의펄스들의변경에대응하여, 상기복수의메모리셀들중 비선택된메모리셀들에연결되는비 선택된제1 및제2 신호라인들에각각인가되는제1 및제2 인히빗(inhibit) 전압들중 적어도하나의전압레벨이상기프로그램루프의횟수에따라변경되도록, 상기제1 및제2 인히빗전압들중 적어도하나를결정하는단계를포함하는방법을개시한다.
-
公开(公告)号：KR102217244B1
公开(公告)日：2021-02-18
申请号：KR1020140147627
申请日：2014-10-28
Applicant: 삼성전자주식회사
IPC: G11C13/00
Abstract: 더미라인을포함하는저항성메모리장치, 저항성메모리시스템및 저항성메모리장치의동작방법이개시된다. 본발명의기술적사상에따른저항성메모리장치의동작방법에있어서, 상기저항성메모리장치는다수의비트라인들및 하나이상의더미비트라인을포함하고, 제1 커맨드에수반되는제1 어드레스를검출하는단계와, 비선택라인들을바이어싱하기위한다수의금지전압들을생성하는단계및 상기제1 어드레스검출결과에따라, 상기다수의금지전압들중에서선택된제1 금지전압을제1 더미비트라인으로제공하는단계를구비하는것을특징으로한다.
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.027 seconds)
