公开(公告)号：KR100817059B1

公开(公告)日：2008-03-27

申请号：KR1020060087456

申请日：2006-09-11

Applicant: 삼성전자주식회사

Inventor： 나민옥 ,  변학균 ,  송현정 ,  이치영 ,  김태은

IPC: H01L21/301 ,  H01L21/78

CPC classification number: H01L21/78 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 반도체 패키지의 제조방법을 제공한다. 먼저, 반도체 칩들 및 상기 반도체 칩들 사이에 위치하는 스크라이브 레인을 구비하는 반도체 기판을 제공한다. 상기 스크라이브 레인 내에 트렌치를 형성한다. 상기 트렌치 내에 광분해성 고분자를 충전한다. 상기 광분해성 고분자가 충전된 기판의 배면을 그라인딩한다. 상기 기판의 전면(front surface)에 광을 조사하여 상기 광분해성 고분자를 분해시킨다. 따라서, 반도체 기판을 백 그라인딩한 후 추가적인 절단 공정을 수행하지 않더라도 상기 반도체 칩들을 용이하게 분리할 수 있다. 그 결과, 백 그라인딩에 의해 얇아진 반도체 칩의 에지에 칩핑 또는 크랙이 발생하는 것을 막을 수 있다.

公开(公告)号：KR1020080023497A

公开(公告)日：2008-03-14

申请号：KR1020060087456

申请日：2006-09-11

Applicant: 삼성전자주식회사

Inventor： 나민옥 ,  변학균 ,  송현정 ,  이치영 ,  김태은

IPC: H01L21/301 ,  H01L21/78

CPC classification number: H01L21/78 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: A method for fabricating a thin semiconductor package is provided to obtain a slim semiconductor chip with high intensity, by degrading photodegradable polymers by projecting light on a surface of a semiconductor substrate for separating semiconductor chips, thereby protecting an edge of the semiconductor chip from chipping or cracks, without performing an additional sawing process. A method for fabricating a thin semiconductor package comprises the steps of: preparing a semiconductor substrate(10) having a plurality of semiconductor chips(C), and a scribe lane disposed between the semiconductor chips; forming a trench within the scribe lane; disposing a mask on the substrate for exposing the trench; filling photodegradable polymers within the trench exposed by the mask; removing the mask for exposing the front surface of the substrate; attaching a protective tape on the exposed front surface; back-grinding the back side of the substrate filled with the photodegradable polymers; attaching a mounting tape(17) onto the grinded back side; degrading the photodegradable polymers by projecting light(L) on the front surface of the substrate; and washing the substrate after projecting light.

Abstract translation: 提供一种制造薄半导体封装的方法，以通过在半导体衬底的表面上投射光来降解可光降解的聚合物来分离半导体芯片，从而保护半导体芯片的边缘免受削弱或削弱，从而获得高强度的超薄半导体芯片 裂缝，而不执行额外的锯切过程。 一种制造薄半导体封装的方法，包括以下步骤：制备具有多个半导体芯片（C）的半导体衬底（10）和设置在半导体芯片之间的划线; 在划线内形成沟槽; 在衬底上设置掩模以暴露沟槽; 在由掩模暴露的沟槽内填充可光降解的聚合物; 去除掩模以暴露衬底的前表面; 在暴露的正面上贴上保护胶带; 背面研磨填充有可光降解聚合物的基材的背面; 将安装带（17）附接到研磨的背面上; 通过在基板的前表面上投射光（L）来降解光可降解聚合物; 并在投影光后洗涤基板。

公开(公告)号：KR1020070024186A

公开(公告)日：2007-03-02

申请号：KR1020050078863

申请日：2005-08-26

Applicant: 삼성전자주식회사

Inventor： 권흥규 ,  김세년 ,  김태훈 ,  하정오 ,  변학균 ,  박성용

IPC: H01L23/12

CPC classification number: H01L23/50 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/83 ,  H01L24/85 ,  H01L25/0657 ,  H01L2224/05553 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48599 ,  H01L2224/48699 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06572 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/3011 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: A semiconductor device package is provided to embody a direct access test with respect to each semiconductor chip by overcoming the unstability of a bonding wire in stacking a plurality of semiconductor chips. A substrate pad(111a,111b) is formed on one surface of a substrate(110). At least one memory chip(140,150) is stacked on the substrate, including a memory chip pad(141,151) connected to a common pin to which a common signal is applied. An interposer chip(130) is stacked on the substrate, including a connection wire connected to the memory chip pad. The common pin of each memory chip goes by way of the memory chip pad to be electrically connected to the connection wire. A logic/analog chip(120) is stacked on the substrate, including a bypass circuit part(125) which electrically interconnects or blocks the connection wire and the substrate pad. Each memory chip has a chip select pin for a direct access test. The chip select pin is electrically connected to the substrate.

Abstract translation: 提供半导体器件封装，以通过克服堆叠多个半导体芯片中的接合线的不稳定性来体现相对于每个半导体芯片的直接访问测试。 衬底（111a，111b）形成在衬底（110）的一个表面上。 至少一个存储器芯片（140,150）堆叠在基板上，包括连接到公共引脚的存储器芯片焊盘（141,151），公共信号被施加到该存储器芯片焊盘。 插入器芯片（130）堆叠在基板上，包括连接到存储器芯片焊盘的连接线。 每个存储器芯片的公共引脚通过存储器芯片焊盘进行电连接到连接线。 逻辑/模拟芯片（120）堆叠在基板上，包括电连接或阻挡连接线和基板焊盘的旁路电路部分（125）。 每个存储器芯片都有用于直接访问测试的芯片选择引脚。 芯片选择引脚电连接到基板。