레이저 소잉용 다이싱 필름 및 다이싱 테이프
    5.
    发明公开
    레이저 소잉용 다이싱 필름 및 다이싱 테이프 无效
    激光切割片和打印带

    公开(公告)号:KR1020080003994A

    公开(公告)日:2008-01-09

    申请号:KR1020060062403

    申请日:2006-07-04

    Abstract: A polyolefin-based dicing film for laser sawing is provided to prevent generation of pick-up errors caused by the heat from laser beams leading to melting of a dicing film or damages on a dicing film. A polyolefin-based dicing film(50) has a transmission of 80-99% and a reflectance of 1-20% to the light having a wavelength of 355 nm. The polyolefin includes polyethylene, polypropylene, polytetrafluoroethylene, polymethylpentene, or polyvinyl acetate. Preferably, the polyolefin includes a polypropylene having a weight average molecular weight of 200,000-1,500,000, or a blend containing a low-density polyethylene having a weight average molecular weight of 100,000-2,000,000 and ethylene vinyl acetate having a weight average molecular weight of 50,000-1,500,000 in a weight ratio of 30:70-65:35.

    Abstract translation: 提供了一种用于激光锯切的聚烯烃切割膜,用于防止由导致切割膜熔化的激光束的热量引起的拾取误差的产生或切割膜上的损坏。 聚烯烃类切割膜(50)对波长355nm的光具有80-99%的透射率和1-20%的反射率。 聚烯烃包括聚乙烯,聚丙烯,聚四氟乙烯,聚甲基戊烯或聚乙酸乙烯酯。 优选地,聚烯烃包括重均分子量为200,000-1,500,000的聚丙烯,或包含重均分子量为100,000-2,000,000的低密度聚乙烯和重均分子量为50,000〜 重量比为30:70-65:35的1,500,000。

    반도체 패키지 및 반도체 패키지의 제조 방법

    公开(公告)号:KR101932495B1

    公开(公告)日:2018-12-27

    申请号:KR1020120050076

    申请日:2012-05-11

    Abstract: 반도체 패키지는 제1 반도체 칩, 제2 반도체 칩 및 밀봉 부재를 포함한다. 상기 제1 반도체 칩은 제1 면 및 상기 제1 면에 반대하는 제2 면을 가지며 상기 제2 면으로부터 소정의 깊이를 갖는 개구부가 형성된 기판, 및 상기 제1 면으로부터 상기 기판의 두께 방향으로 연장하고 상기 개구부의 저면을 통해 일단부가 노출된 다수개의 관통 전극들을 포함한다. 상기 제2 반도체 칩은 상기 개구부 내에 수용되고 상기 개구부의 저면 상에 실장된다. 상기 밀봉 부재는 상기 개구부 내에서 상기 제2 반도체 칩을 덮는다.

    반도체 패키지
    9.
    发明公开
    반도체 패키지 无效
    半导体封装

    公开(公告)号:KR1020130024523A

    公开(公告)日:2013-03-08

    申请号:KR1020110088022

    申请日:2011-08-31

    Abstract: PURPOSE: A semiconductor package is provided to protect an active layer by using a double molding layer. CONSTITUTION: A first semiconductor chip(100) is laminated on a package substrate. An inner solder ball(125) electrically connects the package substrate and the first semiconductor chip. A second semiconductor chip(200) is laminated on the first semiconductor chip. An upper molding layer(300) covers the first and the second semiconductor chip. A lower molding layer(130) is formed in the lower surface of the first semiconductor chip.

    Abstract translation: 目的:提供半导体封装以通过使用双层成型层来保护有源层。 构成:将第一半导体芯片(100)层叠在封装基板上。 内部焊球(125)电连接封装衬底和第一半导体芯片。 第二半导体芯片(200)层叠在第一半导体芯片上。 上模塑层(300)覆盖第一和第二半导体芯片。 在第一半导体芯片的下表面中形成下成型层(130)。

Patent Agency Ranking