-
-
公开(公告)号：KR1020170086382A
公开(公告)日：2017-07-26
申请号：KR1020160010268
申请日：2016-01-27
Applicant: 삼성전자주식회사
CPC classification number: H01L22/32 , G01R31/2644 , G01R31/2884 , H01L21/78 , H01L22/34 , H01L23/544 , H01L2223/5446
Abstract: 본발명의실시예에의한켈빈저항테스트구조는, 반도체기판의제1 레이어에위치한테스트소자(test element)와, 테스트소자와전기적으로연결된제1 패드와, 테스트소자와전기적으로연결된제2 패드와, 제1 레이어에위치하고, 테스트소자와전기적으로연결된제1 금속배선및 제1 레이어와상이한제2 레이어에위치하고, 제1 금속배선과전기적으로연결된제2 금속배선을포함한다.
Abstract translation: 根据本发明实施例的开尔文电阻测试结构包括位于半导体衬底的第一层处的测试元件，电连接到测试元件的第一焊盘，电连接到测试元件的第二焊盘， 位于第一层中并电连接到测试元件的第一金属互连和电连接到第一金属互连的第二金属互连，第二互连位于与第一层不同的第二层中。
-
公开(公告)号：KR101059794B1
公开(公告)日：2011-08-26
申请号：KR1020090008131
申请日：2009-02-02
Applicant: 삼성전자주식회사
Abstract: 본 발명은 가입자 식별 모듈을 사용하는 단말기의 불법적인 사용을 제한하는 방법 및 이를 위한 시스템에 관한 것이다. 본 발명의 가입자 식별 모듈(SIM) 카드를 장착한 단말기에서 불법 사용을 제한하는 방법은, 저장부에 저장된 임시 식별정보(내부 임시 식별정보)와 SIM 카드에 저장된 임시 식별정보(카드 임시 식별정보)를 비교하는 과정과, 비교 후 상기 내부 임시 식별정보와 상기 카드 임시 식별정보가 불일치하는 경우, 단말기의 고유 식별정보를 포함하는 메시지를 네트워크로 전송하는 과정과, 상기 메시지에 대한 응답으로 상기 네트워크로부터 등록 거절 메시지를 수신하면 상기 SIM 카드를 장착한 단말기의 기능 동작을 제한하는 과정을 포함한다.
SIM 카드, IMSI, TMSI, 위치 등록 메시지, 연결 요청 메시지Abstract translation: 本发明涉及一种用于使用订户身份模块来限制非法使用终端的方法及其系统。 限制在配备有存储在SIM卡中的本发明中，临时识别信息（卡的临时识别信息）的订户身份模块（SIM）卡的终端未经授权使用的方法中，临时识别信息（内部临时识别信息）存储在存储单元 在比较后，当内部临时识别信息和卡临时识别信息不匹配时，将包括终端的唯一识别信息的消息发送到网络; 并在收到注册拒绝消息后限制配备有SIM卡的终端的功能操作。
-
公开(公告)号：KR100834814B1
公开(公告)日：2008-06-05
申请号：KR1020060115686
申请日：2006-11-22
Applicant: 삼성전자주식회사
Abstract: 본 발명은 이동통신 단말기의 셀 선택 장치 및 방법에 관한 것으로, 이동통신 단말기에서 전원이 켜지거나 서비스 불능 지역에서 서비스 지역으로 이동함으로 인해 셀을 선택할 때 여러 통신망의 BCCH 할당 리스트 이용하여 서비스를 받지 못하는 공중 육상 이동망에 포함된 주파수와의 동기시도 및 시스템 정보의 중복 확인을 줄여 설 선택 시간을 줄이는 발명으로, 특히 약전계에서 설 선택 시간을 줄이는 효과가 있다.
셀 선택, 셀 관리, 공중 육상 이동망(Public Land Mobile Network: PLMN), BA list-
25.发明公开상부 측벽 및 하부 측벽이 보호막 및 몰딩막으로 각각둘러싸인 메탈 배선들을 갖는 반도체 장치의 형성방법들 无效具有金属互连的半导体器件的形成方法与保护层和成型层相对应的上层和下层的金属互连
公开(公告)号：KR1020070017848A
公开(公告)日：2007-02-13
申请号：KR1020050072481
申请日：2005-08-08
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76804 , H01L21/31111 , H01L21/76877
Abstract: 상부 측벽 및 하부 측벽이 보호막 및 몰딩막으로 각각 둘러싸인 메탈 배선들을 갖는 반도체 장치의 형성방법들을 제공한다. 이 형성방법들은 메탈 배선들이 구리막으로 형성되는 경우 그 배선들 사이의 전기적인 특성을 향상시키는 방안을 제공한다. 이를 위해서, 반도체 기판의 상부에 몰딩막 및 메탈 배선들을 형성한다. 상기 메탈 배선들의 측벽들의 일부는 몰딩막으로 둘러싸이도록 형성된다. 상기 몰딩막 및 상기 메탈 배선들을 덮도록 보호막을 형성한다.
메탈 배선, 몰딩막, 반도체 장치-
Patent Agency Ranking
公开(公告)号：KR1020060086038A
公开(公告)日：2006-07-31
申请号：KR1020050006848
申请日：2005-01-25
Applicant: 삼성전자주식회사
CPC classification number: H01L23/3192 , H01L23/562 , H01L23/585 , H01L2924/0002 , H01L2924/3025 , H01L2924/00
Abstract: 스크라이브 라인(Scribe-Line)들 및 그 형성방법들을 제공한다. 이 라인들 및 그 형성방법들은 반도체 후 공정(後 工程)을 위해서 반도체 기판에 절단 작업을 수행하는 동안 반도체 기판 상에 형성되는 물리적 충격 및 크랙(Crack)을 최소화할 수 있는 방안을 제시한다. 이를 위해서, 반도체 기판 상에 하부막이 배치된다. 상기 하부막 상에 몰딩막을 형성한다. 상기 몰딩막은 적어도 하나의 보호 콘택홀을 갖는다. 계속해서, 상기 보호 콘택홀을 채우도록 몰딩막 상에 유전막 및 상부막을 차례로 형성한다. 상기 유전막은 몰딩막보다 기계적 강도가 큰 물질이다. 상기 상부막 상에 보호막 패턴들이 배치된다.
스크라이브 라인, 반도체 후 공정, 반도체 기판, 절단 작업.-
公开(公告)号：KR1020060035926A
公开(公告)日：2006-04-27
申请号：KR1020040084318
申请日：2004-10-21
Applicant: 삼성전자주식회사
Inventor： 안정훈
IPC: H04B1/38
CPC classification number: H04M1/0216 , H04M2250/16 , H04M2250/18 , H04R2499/11
Abstract: 본 발명에는 광폭 표시 장치를 제공할 수 있는 휴대 단말기가 개시된다. 개시된 휴대 단말기는 휴대 단말기에 있어서, 상면 상부에 제공되어 항시 노출되는 주 표시 장치와, 상기 상면 하부에 단차지게 제공되어 상기 주 표시 장치와 이웃하는 중앙 표시 장치를 포함하는 본체 하우징; 상기 본체 하우징의 일측단을 향하는 제1힌지축을 중심으로 회전가능하게 연결되어서 상기 중앙 표시 장치를 개폐하고, 그의 상면에 다수의 제1키들이 배치되며, 그의 하면에 좌측 표시 장치가 배치된 제1서브 하우징; 및 상기 본체 하우징의 타측단을 향하는 제2힌지축을 중심으로 회전가능하게 연결되어서 상기 제1서브 하우징과 함께 상기 중앙 표시 장치를 개폐하며, 그의 상면에 다수의 제2키들이 배치되고, 그의 하면에 우측 표시 장치가 배치된 제2서브 하우징으로 구성되어짐으로서, 상기 좌우측 표시 장치가 상기 중앙 표시 장치와 나란하게 동일평면상에 배치된다.
표시 장치, 휴대 단말기, 광폭, 16:9-
公开(公告)号：KR1020060003559A
公开(公告)日：2006-01-11
申请号：KR1020040052468
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L23/5223 , H01L21/76808 , H01L21/76877 , H01L28/91 , H01L2924/0002 , H01L2924/00
Abstract: 반도체 장치 및 이의 제조 방법에 있어서, 제1 절연막을 패터닝하여 형성된 제1 폭을 갖는 제1 개구부의 측벽과 저면 상에 하부전극을 연속적으로 형성한다. 이후, 제1 절연막 상에 형성된 제2 절연막을 패터닝하여 형성되고, 제1 폭보다 넓은 제2 폭을 가지면서 제1 개구부를 노출시키는 제2 개구부의 내부를 따라 상기 하부전극을 덮도록 유전막 및 상부전극을 형성한다. 제1 및 제2 개구부를 형성할 경우, 하부전극에 필드를 인가하기 위한 하부배선도 동시에 형성한다. 하부전극의 단부와 상부전극의 단부를 적어도 하나 이상의 유전막 높이만큼 이격시켜 전류누설을 효과적으로 방지할 수 있다. 또한, 커패시터를 형성하기 위한 개구부와 하부배선을 형성하기 위한 개구부를 동시에 형성함으로써 공정 소요 시간 및 비용을 크게 단축할 수 있다.
-
公开(公告)号：KR1020050047661A
公开(公告)日：2005-05-23
申请号：KR1020030081408
申请日：2003-11-18
Applicant: 삼성전자주식회사
IPC: H01L21/8242
Abstract: 구리 배선 및 커패시터를 포함하는 반도체 장치가 개시되어 있다. 반도체 기판 상에, 콘택 플러그를 구비하는 제1 층간 절연막을 형성한다. 상기 제1 층간 절연막 상에, 제2 층간 절연막을 형성한다. 상기 제2 층간 절연막내 금속, 유전막 및 금속으로 이루어지는 실린더형의 커패시터를 형성한다. 상기 실린더형 커패시터 및 제2 층간 절연막 표면에 스트레스 버퍼막을 형성한다. 상기 스트레스 버퍼막 상에 제3 층간 절연막을 형성한다. 상기 제3 층간 절연막 내에 상기 실린더형 커패시터와 접속하는 콘택을 형성한다. 이어서, 상기 콘택과 접속하는 구리 배선을 형성하여 반도체 장치를 제조한다.
-
公开(公告)号：KR1020040065767A
公开(公告)日：2004-07-23
申请号：KR1020030002929
申请日：2003-01-16
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: PURPOSE: A method for fabricating a capacitor of a semiconductor IC is provided to restrict generation of a stepped part between a top electrode and a bottom electrode by performing a planarization process. CONSTITUTION: A first and a second insulating layer(102,104) are sequentially formed on a semiconductor substrate. A pattern is formed on a predetermined region of the second insulating layer. A capacitor forming part is formed by an etch process using the pattern as a mask. A first conductive layer is formed thereon. A bottom electrode(106) of a capacitor is formed on the capacitor forming part by performing a planarization process. A dielectric layer(108) and a second conductive layer are formed on the entire surface of the semiconductor substrate including the bottom electrode. A pattern is formed on a predetermined region of the second conductive layer. A top electrode(110) is formed by the etch process using the pattern as the mask.
Abstract translation: 目的：提供一种用于制造半导体IC的电容器的方法，通过执行平坦化处理来限制顶部电极和底部电极之间的阶梯部分的产生。 构成：在半导体衬底上依次形成第一和第二绝缘层（102,104）。 在第二绝缘层的预定区域上形成图案。 通过使用该图案作为掩模的蚀刻工艺形成电容器形成部件。 在其上形成第一导电层。 通过进行平坦化处理，在电容器形成部件上形成电容器的底部电极（106）。 在包括底部电极的半导体衬底的整个表面上形成介电层（108）和第二导电层。 在第二导电层的预定区域上形成图案。 通过使用图案作为掩模的蚀刻工艺形成顶部电极（110）。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.029 seconds)
