-
公开(公告)号:KR100195230B1
公开(公告)日:1999-06-15
申请号:KR1019960034508
申请日:1996-08-20
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: 본 발명은 반도체 소자의 사진 식각 방법에 대해 기재되어 있다.
반도체 기판상에 물질층을 형성하는 단계; 상기 물질층이 형성된 상기 반도체 기판을 고온에서 열처리한 후 쿨링(Cooling)하는 단계; 상기 물질층상에 DUV(Deep Ultra Violet)용 감광막을 형성하는 단계; 상기 DUV용 감광막이 형성된 상기 반도체 기판을 135∼145℃ 온도에서 소프트 베이크(Soft Bake)하는 단계; 및 상기 반도체 기판에 DUV를 광원으로 하여 노광(Exposure)하는 단계로 이루어진 본 발명에 의한 반도체 소자의 사진 식각 방법은, 물질층과 DUV용 감광막이 형성된 반도체 기판을 소프트 베이크하는 공정시 공정 온도를 최적화함으로써 상기 감광막의 푸팅 현상을 방지할 수 있다.-
公开(公告)号:KR1019980065705A
公开(公告)日:1998-10-15
申请号:KR1019970000818
申请日:1997-01-14
Applicant: 삼성전자주식회사
Inventor: 이대엽
IPC: G03F7/26
Abstract: 본 발명은 화학증폭형 레지스트용 용해억제제를 제공한다. 상기 용해억제제는 화학식 1의 구조를 갖는다.
[화학식 1]
여기에서, R
1 , R
2 , R
3 및 R
4 는 서로 독립적으로 선택되며,수소, t-부틸옥시카르보닐 및 트리메틸실릴옥시카르보닐로 이루어진 군으로부터 선택된다. 본 발명에 따른 용해억제제를 사용하면, 콘트라스트 및 투과도가 향상된 레지스트 패턴을 형성할 수 있다.-
公开(公告)号:KR1019980011704A
公开(公告)日:1998-04-30
申请号:KR1019960031114
申请日:1996-07-29
Applicant: 삼성전자주식회사
IPC: H01L21/027
-
公开(公告)号:KR1019970022545A
公开(公告)日:1997-05-30
申请号:KR1019950039013
申请日:1995-10-31
Applicant: 삼성전자주식회사
IPC: G03F7/004
Abstract: 본 발령의 화학증폭형 레지스트용 용해 억제물질은 노광 전, 후의 레지스트의 용해도 차이를 증가시킴으로써 노광부와 비노광부의 콘트라스트를 크게 개선시킬 수 있으며, 하기 구조식(I)로 표시된다.
여기에서 R은 -Si(CH
3 )
3 , -C(CH
3 )
3 , t-부틸에스테르기, 사이클로헥사논기, 테트라하이드로퓨라닐에스테르기 또는 테트라하이드로퓨란기이다.-
公开(公告)号:KR1020100104861A
公开(公告)日:2010-09-29
申请号:KR1020090023544
申请日:2009-03-19
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: H01L21/76229 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/32139 , H01L27/105 , H01L27/115 , H01L27/11519 , H01L27/11526 , G03F7/70466 , H01L21/31144
Abstract: PURPOSE: The pattern formation method of the semiconductor device omits the separate photo lithography process in the formation having the various width of the patterns. The manufacturing cost according to the simplicity of the process is reduced. CONSTITUTION: A dual mask layer(320) is formed on the substrate(300) having the first area and the second part. In the first area and the second part, the variable mask layer(330) is formed on the dual mask layer. The first photo resist pattern(340A) and the second photoresist pattern(340B) are formed on the variable mask layer.
Abstract translation: 目的:半导体器件的图案形成方法省略了具有各种图案宽度的地层中的单独的光刻工艺。 根据工艺简单的制造成本降低。 构成:在具有第一区域和第二部分的基板(300)上形成双掩模层(320)。 在第一区域和第二部分中,可变掩模层(330)形成在双掩模层上。 第一光刻胶图案(340A)和第二光致抗蚀剂图案(340B)形成在可变掩模层上。
-
公开(公告)号:KR100669864B1
公开(公告)日:2007-01-16
申请号:KR1020050056643
申请日:2005-06-29
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/105 , H01L27/11526 , H01L27/11534 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 수직 측벽 프로파일을 갖는 게이트 전극을 갖는 불휘발성 메모리 장치의 제조 방법으로, 우선 제1 영역의 기판 상에 제1 도전막, 유전막 및 제2 도전막을 패터닝하여, 제1 도전막 패턴, 유전막 패턴 및 제2 도전막 패턴으로 이루어지는 제1 게이트 구조물과, 제2 영역의 기판 상에 게이트 절연막, 제3 도전막 및 하드 마스크막을 형성한다. 상기 제1 영역에서 소오스 라인 영역을 선택적으로 노출하는 제1 포토레지스트 패턴과, 하드 마스크 패턴 형성을 위한 제2 포토레지스트 패턴을 형성한다. 상기 하드 마스크막을 식각함으로서 하드 마스크 패턴을 형성하고, 상기 제1 포토레지스트 패턴을 이온 주입 마스크로 이용하여 소오스 라인을 형성한다. 다음에, 상기 하드 마스크 패턴을 이용하여 상기 게이트 도전막을 식각함으로서, 실질적으로 수직 측벽 프로파일을 갖는 제2 게이트 구조물을 형성한다. 상기 방법에 의하면, 항복 전압 마진이 우수한 트랜지스터를 갖는 불휘발성 메모리 장치를 제조할 수 있다.
-
公开(公告)号:KR1020060057678A
公开(公告)日:2006-05-29
申请号:KR1020040096659
申请日:2004-11-24
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/70425 , G03F7/70241
Abstract: 플렉스 노광 공정을 효과적으로 수행할 수 있는 노광 장치는, 광원, 소정의 회로 패턴이 형성된 레티클을 지지하기 위한 레티클 스테이지, 광원으로부터 생성된 광을 레티클에 조명하기 위한 조명부, 레티클을 통과한 광을 웨이퍼 상에 다중 초점으로 조사하기 위하여, 레티클을 통과한 광이 투과되는 액체 광학 모듈 및 액체 광학 모듈을 투과하는 광의 굴절율이 변화되도록 액체 광학 장치 내부의 액체 수위를 소정의 범위 내에서 연속적으로 변동시키는 수위 변동 모듈을 포함하는 투영부, 그리고 웨이퍼를 지지하기 위한 웨이퍼 스테이지를 포함한다. 레티클 패턴의 이미지를 다중 초점으로 웨이퍼 상에 조사하여, 초점심도와 이미지 형성 마진을 높일 수 있다. 결과적으로는 정밀한 반도체 장치를 제조할 수 있다.
-
公开(公告)号:KR1020050082531A
公开(公告)日:2005-08-24
申请号:KR1020040011002
申请日:2004-02-19
Applicant: 삼성전자주식회사
IPC: H01L21/8247
CPC classification number: G03F1/36 , H01L21/28123 , H01L27/11504 , H01L29/42324 , H01L29/66825 , H01L29/788
Abstract: 플래시 메모리 소자에서 게이트 전극의 임계치수(CD)가 커지는 문제를 억제할 수 있는 플래시 메모리 반도체 소자 제조용 마스크에 관해 개시한다. 이를 위해 본 발명은 플래시 메모리 반도체 소자를 제조하는데 사용되는 마스크 패턴 본체와, 상기 마스크 패턴에 연결된 게이트 전극을 형성하기 위한 게이트 전극용 패턴과, 상기 마스크 패턴 본체와 게이트 전극용 패턴이 만나는 부분에 형성되어 근접효과에 의한 임계치수(CD) 커짐을 방지하는 보상용 셰리프(serif) 패턴을 구비하는 것을 특징으로 하는 플래시 메모리 반도체 소자 제조용 마스크를 제공한다.
-
公开(公告)号:KR1020040029219A
公开(公告)日:2004-04-06
申请号:KR1020020058180
申请日:2002-09-25
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76808
Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to reduce largely the thickness of a photoresist layer by coating and patterning the photoresist layer on a filling layer formed with a water-soluble polymer. CONSTITUTION: A first insulating layer(105) having a conductive pattern is formed on a semiconductor substrate(100). A first and a second blocking layer(115,125) and a second and a third insulating layer(120,130) are alternately formed on the first insulating layer(105). A via hole(145) for a trench and a contact is formed on the third insulating layer(130). The trench and the contact are buried by a filling layer. A photoresist layer(155) is formed on the filling layer. A photoresist pattern is formed by patterning the photoresist layer(155). The filling layer is formed with a water-soluble polymer.
Abstract translation: 目的:提供一种制造半导体器件的方法,通过在形成有水溶性聚合物的填充层上涂覆和图案化光致抗蚀剂层,大大减小光致抗蚀剂层的厚度。 构成:在半导体衬底(100)上形成具有导电图案的第一绝缘层(105)。 在第一绝缘层(105)上交替地形成第一和第二阻挡层(115,125)和第二和第三绝缘层(120,130)。 在第三绝缘层(130)上形成用于沟槽和触点的通孔(145)。 沟槽和触点被填充层掩埋。 在填充层上形成光致抗蚀剂层(155)。 通过图案化光致抗蚀剂层(155)形成光致抗蚀剂图案。 填充层由水溶性聚合物形成。
-
公开(公告)号:KR100393230B1
公开(公告)日:2003-07-31
申请号:KR1020010049317
申请日:2001-08-16
Applicant: 삼성전자주식회사
IPC: H01L21/027
CPC classification number: G03F7/0392 , G03F1/50
Abstract: 잔막율을 조절할 수 있는 포토레지스트 패턴의 형성방법에 대해 개시되어 있다. 그 방법은, 하기 화학식을 포함하는 포토레지스트를 이용하여 잔막율을 40% 내지 85%로 조절할 수 있으며, 투과율이 10% 내지 30%인 마스크를 이용하여 잔막율을 60% 내지 85%로 조절할 수 있다. 포토레지스트 패턴의 잔막율을 조절으로써, 비균일한 채널을 형성할 수 있는 도핑각을 확보하는 포토리소그래피 공정을 제공할 수 있다.
식중, r은 정수로서 8~40임.Abstract translation: 光刻胶组合物可以包括式1和2:其中R为缩醛基或叔丁氧基羰基(t-BOC)基,n和m为整数,n /(m + n)为0.01-0.8,m / (m + n)是1- [n /(m + n)],其中r是8-40之间的整数。用于形成光刻胶图案的方法可以包括在半导体衬底上形成光刻胶层并且曝光和显影光刻胶 使用包括具有约100%的光透射率的第一区域和具有约10%至约30%的光透射率的第二区域的掩模图案。
-
-
-
-
-
-
-
-
-