公开(公告)号：KR100568864B1

公开(公告)日：2006-04-10

申请号：KR1020040001967

申请日：2004-01-12

Applicant: 삼성전자주식회사

Inventor： 신혜수 ,  유도열

IPC: H01L21/28

CPC classification number: H01L21/76807 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802

Abstract: 본 발명은 신뢰성을 증대 또는 극대화할 수 있는 반도체 소자 연결배선의 형성방법에 대하여 개시한다. 그의 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계와, 상기 층간 절연막 상에 반사 방지막을 형성하는 단계와, 상기 반사 방지막 상에 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 반사 방지막과 층간 절연막의 일부를 소정 깊이까지 순차적으로 제거하여 배선홈을 형성하고, 상기 포토레지스트 패턴을 제거하는 단계와, 상기 배선홈이 형성된 상기 반도체 기판의 전면에 난반사막을 형성하는 단계와, 상기 배선홈의 선택된 부분에서 상기 층간 절연막의 식각을 방지하기 위해 상기 배선홈을 적어도 두 개이상 가로지르는 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 식각마스크로 사용하여 상기 반도체 기판이 노출되도록 상기 배선홈 내에 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함하는 반도체 기판에 금속막을 형성하고, 상기 반사 방지막 또는 층간절연막이 노출되도록 상기 반도체 기판을 평탄화하는 단계를 포함하여 이루어진다.
트렌치(trench), 그루브(groove), 난반사막, 콘택홀, 실리콘 산화막

公开(公告)号：KR1020020027803A

公开(公告)日：2002-04-15

申请号：KR1020000058482

申请日：2000-10-05

Applicant: 삼성전자주식회사

Inventor： 유도열 ,  이정우

IPC: H01L21/027

Abstract: PURPOSE: A mask used in a photolithography process of a semiconductor device is provided to compensate for defective repeatability of a pattern by compensating for a variation of an optical characteristic, and to form a fine pattern by controlling optical transmissivity on the mask. CONSTITUTION: A light blocking layer pattern(200) is formed on a transparent substrate(100). A plurality of light blocking bars(300) control optical transmissivity, disposed in a direction crossing the light blocking layer pattern. The light blocking bar is vertical to the light blocking layer pattern, having a width of around 10-100 nanometer.

Abstract translation: 目的：提供半导体器件的光刻工艺中使用的掩模，通过补偿光学特性的变化来补偿图案的有缺陷的重复性，并且通过控制掩模上的光透射率形成精细图案。 构成：在透明基板（100）上形成遮光层图案（200）。 多个遮光棒（300）控制光透射率，其设置在与遮光层图案相交的方向上。 遮光条与遮光层图案垂直，宽度约为10-100纳米。

公开(公告)号：KR100787941B1

公开(公告)日：2007-12-24

申请号：KR1020060065990

申请日：2006-07-13

Applicant: 삼성전자주식회사

Inventor： 유도열 ,  유지용 ,  김준성 ,  윤형주

IPC: H01L21/027

CPC classification number: G03F7/70633 ,  G03F1/42 ,  G03F9/7073 ,  G03F9/708

Abstract: A photo mask having at least one lower overlay mark and a method for manufacturing a semiconductor device are provided to measure an overlay accuracy corresponding to the various factors in a manufacturing process. A chip region and a scribe lane region are formed on a photo mask substrate. An overlay mark is located at the lane region of the scribe region. The overlay mark comprises at least one of lower overlay mark(200) which is constituted by a plurality of unit regions connected sequentially with a different width.

Abstract translation: 提供具有至少一个下覆盖标记的光掩模和用于制造半导体器件的方法以测量与制造过程中的各种因素相对应的覆盖精度。 在光掩模基板上形成芯片区域和划线路区域。 覆盖标记位于划线区域的车道区域。 覆盖标记包括由以不同宽度顺序连接的多个单位区域构成的下覆盖标记（200）中的至少一个。

公开(公告)号：KR100546336B1

公开(公告)日：2006-01-26

申请号：KR1020030044847

申请日：2003-07-03

Applicant: 삼성전자주식회사

Inventor： 유도열

IPC: H01L21/027

CPC classification number: G03F7/70633 ,  G03F9/7076

Abstract: 평면상에서 어미자와 아들자 사이에 상호 교차되는 복수의 교점을 가지는 오버레이 키 및 이를 이용한 오버레이 측정 방법에 관하여 개시한다. 본 발명에 따른 오버레이 키는 평면상에서 복수의 교점이 형성되도록 상호 교차되어 있는 어미자 및 아들자로 구성된다. 어미자는 서로 이격되어 있거나 적어도 한 부분에서 서로 연결되어 있는 제1 어미자 및 제2 어미자를 포함한다. 제1 어미자 및 제2 어미자는 각각 서로 평행하지 않게 서로 다른 방향으로 연장된다. 아들자는 서로 이격되어 있거나 적어도 한 부분에서 서로 연결되어 있는 제1 아들자 및 제2 아들자를 포함한다. 제1 및 제2 아들자는 각각 서로 평행하지 않게 서로 다른 방향으로 연장된다. 어미자 및 아들자가 각각 실제 위치에 있는 상태에서 어미자와 아들자와의 사이에 형성되는 2개의 실제 교점을 구한 후, 기준 교점으로부터 실제 교점까지의 위치 변화량으로부터 어미자와 아들자와의 오버레이 값을 구한다.
교점, 어미자, 아들자, 교차

公开(公告)号：KR1020050004601A

公开(公告)日：2005-01-12

申请号：KR1020030044847

申请日：2003-07-03

Applicant: 삼성전자주식회사

Inventor： 유도열

IPC: H01L21/027

CPC classification number: G03F7/70633 ,  G03F9/7076

Abstract: PURPOSE: An overlay key having plural intersections and a method of measuring an overlay using the same are provided to measure accurately an overlay of a fine pattern by using plural main scales and plural verniers. CONSTITUTION: An overlay key includes a plurality of main scales and a plurality of verniers in order to form a plurality of intersections on a plane. The main scales are formed with a first main scale(50a) and a second main scale(50b). The verniers are formed with a first vernier(60a) and a second vernier(60b). The first and the second main scales are separated from each other. The first and the second main scales are formed with rectangular patterns extending to predetermined directions, respectively.

Abstract translation: 目的：提供具有多个交点的覆盖键和使用其的交叠测量方法，以通过使用多个主标尺和多个游标准确地测量精细图案的覆盖。 构成：覆盖键包括多个主标尺和多个游标，以便在平面上形成多个交叉点。 主刻度尺形成有第一主刻度（50a）和第二主刻度（50b）。 游标形成有第一游标（60a）和第二游标（60b）。 第一和第二主秤彼此分开。 第一和第二主秤分别形成有延伸到预定方向的矩形图案。

公开(公告)号：KR100393230B1

公开(公告)日：2003-07-31

申请号：KR1020010049317

申请日：2001-08-16

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  남정림 ,  유도열 ,  이정우

IPC: H01L21/027

CPC classification number: G03F7/0392 ,  G03F1/50

Abstract: 잔막율을 조절할 수 있는 포토레지스트 패턴의 형성방법에 대해 개시되어 있다. 그 방법은, 하기 화학식을 포함하는 포토레지스트를 이용하여 잔막율을 40% 내지 85%로 조절할 수 있으며, 투과율이 10% 내지 30%인 마스크를 이용하여 잔막율을 60% 내지 85%로 조절할 수 있다. 포토레지스트 패턴의 잔막율을 조절으로써, 비균일한 채널을 형성할 수 있는 도핑각을 확보하는 포토리소그래피 공정을 제공할 수 있다.

식중, r은 정수로서 8~40임.

Abstract translation: 光刻胶组合物可以包括式1和2：其中R为缩醛基或叔丁氧基羰基（t-BOC）基，n和m为整数，n /（m + n）为0.01-0.8，m / （m + n）是1- [n /（m + n）]，其中r是8-40之间的整数。用于形成光刻胶图案的方法可以包括在半导体衬底上形成光刻胶层并且曝光和显影光刻胶 使用包括具有约100％的光透射率的第一区域和具有约10％至约30％的光透射率的第二区域的掩模图案。

公开(公告)号：KR100715280B1

公开(公告)日：2007-05-08

申请号：KR1020050092637

申请日：2005-10-01

Applicant: 삼성전자주식회사

Inventor： 유도열

IPC: H01L21/027

CPC classification number: H01L23/544 ,  G03F7/70633 ,  H01L2223/5442 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체 기판 상에 형성된 제1 박막과 제2 박막 사이에서 오버레이 키를 이용하여 오버레이 정밀도를 측정하는 방법에 있어서, 상기 제1 박막에는 제1 방향으로 연장하는 다수의 제1 패턴들을 포함하며 제1 피치를 갖는 제1 마크가 형성되며, 상기 제2 박막 상에는 상기 제1 마크와 인접하며 상기 제1 방향과 실질적으로 동일한 방향으로 연장하는 다수의 제2 패턴들을 포함하며 상기 제1 피치와 실질적으로 동일한 제2 피치를 갖는 제2 마크가 형성된다. 상기 오버레이 정밀도는 상기 제1 마크 및 상기 제2 마크로부터 제1 이미지 및 제2 이미지를 각각 획득하고, 상기 제1 이미지 및 상기 제2 이미지 상에 제3 피치를 갖는 가상 이미지를 중첩시킴으로써 형성된 제1 간섭 무늬와 제2 간섭 무늬의 위치 정보를 이용하여 산출될 수 있다.

公开(公告)号：KR1020070031006A

公开(公告)日：2007-03-19

申请号：KR1020050085522

申请日：2005-09-14

Applicant: 삼성전자주식회사

Inventor： 유지용 ,  유도열 ,  장준영

IPC: H01L21/027

CPC classification number: G03F7/70191 ,  G03F7/70158 ,  G03F7/70566

Abstract: 다양한 패턴들을 기판 상에 효과적으로 노광할 수 있는 노광 장치는, 광원, 광원으로부터 생성된 광 중 제1 방향 성분을 갖는 제1 편광을 통과시키기 위한 제1 편광부와 제2 방향 성분을 갖는 제2 편광을 통과시키기 위한 제2 편광부를 갖는 편광 부재, 제1 및 제2 편광들의 진행 경로 상에 배치되며 일면에는 제1 편광에 대응하는 제1 회절 격자 및 제2 편광에 대응하는 제2 회절 격자가 형성되고 타면에는 제1 편광에 대응하는 제1 회로 패턴 및 제2 편광에 대응하는 제2 회로 패턴이 형성된 마스크 그리고 마스크를 통과한 투영광들을 포토레지스트 막이 형성된 기판 상에 조명하기 투영 부재를 포함한다. 편광 부재는 중심부에 제1 개구가 형성되고 제1 개구 양측에 제2 개구들이 각각 형성된 편광 플레이트를 포함할 수 있고, 제1 편광부는 제1 개구를 부분적으로 개방하는 제1 편광 격자를 포함할 수 있으며, 제2 편광부는 제2 개구들을 각기 부분적으로 개방하는 제2 편광 격자들을 포함할 수 있다.

公开(公告)号：KR100695876B1

公开(公告)日：2007-03-19

申请号：KR1020050054799

申请日：2005-06-24

Applicant: 삼성전자주식회사

Inventor： 김대중 ,  이대엽 ,  유지용 ,  서전석 ,  유도열

IPC: H01L21/027

CPC classification number: H01L23/544 ,  G03F7/70633 ,  H01L29/665 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 오버레이 계측 설비에서 선명한 이미지를 수득할 수 있는 오버레이 키 및 그 형성 방법에서, 오버레이 키는 실리콘 기판과 직접적으로 접촉된 금속 실리사이드막 상에 형성된 어미자 및 상기 어미자 상에 구비되는 아들자를 포함한다. 상기와 같이, 어미자 주변의 막이 반사율이 높은 금속 실리사이드막으로 이루어짐으로서 오버레이 키의 선명한 이미지를 수득할 수 있으며 이로 인해 오버레이 계측 오류를 감소시킬 수 있다.

公开(公告)号：KR100585069B1

公开(公告)日：2006-05-30

申请号：KR1019990033649

申请日：1999-08-16

Applicant: 삼성전자주식회사

Inventor： 유도열 ,  이정우

IPC: H01L21/28

Abstract: 본 발명은 듀얼다마신 배선 형성방법에 대한 것이다. 본 발명의 듀얼다마신 배선 형성방법에 따르면, 소정의 도전패턴이 형성된 반도체 기판상에 제 1 층간절연막, 식각저지막 및 제 2 층간절연막을 순차적으로 형성하여 듀얼다마신 배선이 형성될 다층절연막을 형성한다. 그 다음, 제 2 층간절연막 및 식각저지막을 소정의 폭으로 제거하여 제 1 층간절연막을 노출시키는 개구를 형성한다. 그리고나서, 개구 좌우측 측벽을 감싸는 측벽스페이서를 형성한다. 개구 좌우측에 형성된 측벽스페이서의 간격은 비아콘택홀의 폭을 정의한다. 계속해서, 상기 제 2 층간절연막의 상부에 배선영역의 폭을 구비하는 감광막 패턴을 형성한다. 이어서, 상기 감광막 패턴 및 측벽 스페이서를 식각마스크로 하고, 상기 식각저지막을 식각저지수단으로 하는 식각공정을 실시함으로써 도전패턴을 노출시킨다. 그 다음 감광막 패턴, 측벽 스페이서 및 노출된 식각저지막을 제거하여 듀얼다마신 배선이 형성될 비아콘택홀 및 배선영역을 형성한다. 마지막으로 비아콘택홀 및 배선영역에 도전물질을 매립하여 듀얼다마신 배선을 완성한다.