-
公开(公告)号：KR102219291B1
公开(公告)日：2021-02-23
申请号：KR1020140165504
申请日：2014-11-25
Applicant: 삼성전자주식회사
Inventor： 이준형
IPC: H01L21/8238 , H01L21/28 , H01L21/311
Abstract: 본발명의기술적사상에의한반도체소자제조방법은, 제1 도전형 MOS 영역및 제2 도전형 MOS 영역을포함하는제1 전압소자부및 제2 전압소자부를가지는반도체기판을준비하는단계, 제1 전압소자부및 제2 전압소자부상에제1 게이트절연막을증착하는단계, 제1 전압소자부의제1 도전형 MOS 영역에형성된제1 게이트절연막을제거하여제1 전압소자부의제1 도전형 MOS 영역의기판을노출하는단계, 제1 전압소자부의제1 도전형 MOS 영역의기판상에제1 반도체층을형성하는단계및 제1 전압소자부의제2 도전형 MOS 영역에형성된제1 게이트절연막을제거하여제1 전압소자부의제2 도전형 MOS 영역의기판을노출하는단계를포함한다.
-
公开(公告)号：KR1020170014622A
公开(公告)日：2017-02-08
申请号：KR1020150108288
申请日：2015-07-30
Applicant: 삼성전자주식회사
CPC classification number: G01J3/027 , G01J3/0264 , G01J3/0272 , G01J3/28
Abstract: 분광기의반복재현성을검증하기위한장치및 방법이개시된다. 일양상에따른반복재현성검증장치는미리정의된재현성검증기준에기초하여분광기를통해측정된스펙트럼데이터의반복재현성을검증하는검증부및 검증결과에기초하여분광기의재측정여부를제어하는제어부를포함할수 있다.
Abstract translation: 用于验证分光镜的重复性的装置可以基于重复性验证标准来验证由分光镜测量的光谱数据的重复性，并且控制分光镜是否重新测量光谱数据。
-
公开(公告)号：KR1020160037576A
公开(公告)日：2016-04-06
申请号：KR1020140130326
申请日：2014-09-29
Applicant: 삼성전자주식회사
CPC classification number: A61B5/7278 , A61B5/0075 , A61B5/6843 , A61B5/7246 , A61B2562/12 , G01N21/35 , G01N21/552 , G01N2201/1218
Abstract: 광흡수스펙트럼보정장치및 그제조방법과광 흡수스펙트럼보정방법에관해개시되어있다. 적어도일 실시예에의한광 흡수스펙트럼보정장치는피검체의접촉압력을측정하는압력센서와, 상기피검체에대한광 흡수스펙트럼을측정하기위한광을방출하는광원과, 상기피검체에대한광 조사및 접촉압력전달통로로사용되는 ATR 결정층과, 상기 ATR 결정층으로부터방출되는광을검출하여광 흡수스펙트럼을만들고분석하는스펙트럼검출및 분석기와, 상기압력센서로부터전달된접촉압력데이터와상기스펙트럼검출및 분석기로부터주어지는광 세기데이터에기초하여상기광 흡수스펙트럼을보정하는스펙트럼보정기를포함한다.
Abstract translation: 提供了一种用于校正光吸收光谱的装置，其制造方法和校正光吸收光谱的方法。 根据本发明的实施例，用于校正光吸收光谱的装置包括用于测量被摄体的接触压力的压力传感器，用于发射光的光源以测量被摄体的光吸收光谱，衰减的总反射率（ ATR）决定层，作为被检体的接触压力的传递路径，用于检测从ATR判定层发射的光并准备分析光吸收光谱的光谱检测和分析单元，以及 频谱校正单元，用于基于从压力传感器传送的接触压力数据和由频谱检测和分析单元提供的光强度数据来校正光吸收光谱。
-
公开(公告)号：KR1020160029597A
公开(公告)日：2016-03-15
申请号：KR1020140119371
申请日：2014-09-05
Applicant: 삼성전자주식회사
CPC classification number: G01L1/24 , G01L1/241 , G01L1/25 , G01L9/0076 , G01L11/02 , G01N21/3103 , G01N23/046 , G01N2021/1787 , G01N2223/419 , G06F3/0325 , G06F3/041 , G06F3/0414 , G06F3/042 , G06F3/0421 , G06F3/0423 , G06F3/0428 , G06F2203/04104 , G06F2203/04109
Abstract: 피검체접촉압력측정기와그 제조및 측정방법에관해개시되어있다. 개시된본 발명의적어도일 실시예에의한피검체접촉압력측정기는피검체에대한접촉압력측정을위한광을방출하는광원과, 상기피검체에대한광 조사통로로사용되는물질층(예컨대, ATR 결정층)과, 상기물질층으로부터방출되는광을검출하고, 검출된광에대한광 흡수스펙트럼분석을수행하는스펙트럼분석기와, 상기스펙트럼분석기로부터주어지는광 세기데이터를이용하여상기피검체의접촉압력을산출하는압력계산부를포함한다. 상기스펙트럼분석기와상기압력계산부는기판상에함께배치될수도있고, 상기압력계산부는기판외부에독립적으로배치될수도있다.
Abstract translation: 公开了一种物体接触式压力计及其制造和测量方法。 根据本发明的实施例，物体接触式压力计使用光学方法。 根据本发明的至少一个实施例，物体接触压力计包括：发射光以测量物体上的接触压力的光源; 用作物体上的光照射路径的物质层（例如，ATR晶体层）; 检测从物质层发射的光的光谱分析仪，对检测到的光进行光吸收光谱分析; 以及压力计算单元，使用由频谱分析仪获得的光强度数据来计算物体的接触压力。 频谱分析仪和压力计算单元设置在基板上，并且压力计算单元能够独立地布置在基板的外侧。
-
公开(公告)号：KR1020130064481A
公开(公告)日：2013-06-18
申请号：KR1020110131113
申请日：2011-12-08
Applicant: 삼성전자주식회사
CPC classification number: G11C29/08 , G11C5/06 , G11C8/08 , G11C8/10 , G11C8/12 , G11C11/16 , G11C11/1659 , G11C11/1675 , G11C11/1697 , G11C13/00 , G11C16/10 , G11C29/12005 , G11C29/18 , G11C29/34 , G11C2029/1802
Abstract: PURPOSE: A semiconductor memory device and a burn-in test method thereof are provided to effectively perform a burn-in test by setting various operation conditions for the burn-in test. CONSTITUTION: A cell array(110) includes a plurality of memory cells. Each memory cell includes a resistive element located between a bit line and a source line, and a cell transistor. A source line voltage providing unit(160) provides a reference source line voltage to a source line in a normal mode, provides a first source line voltage having a lower level than that of the reference source line to the source line while writing data of a first state in a test mode, and provides a second source line voltage having a higher level than that of the reference source line to the source line while writing data of a second state.
Abstract translation: 目的：提供一种半导体存储器件及其老化测试方法，通过设置老化测试的各种操作条件来有效地执行老化测试。 构成：单元阵列（110）包括多个存储单元。 每个存储单元包括位于位线和源极线之间的电阻元件和单元晶体管。 源极线电压提供单元（160）在正常模式下向源极线提供参考源极线电压，提供具有比源极线的参考源极线的电平低的第一源极线电压到源极线，同时写入 并且在写入第二状态的数据的同时，向源极线提供具有比参考源极线的电平高的电平的第二源极线电压。
-
Patent Agency Ranking
公开(公告)号：KR1020130049477A
公开(公告)日：2013-05-14
申请号：KR1020110114524
申请日：2011-11-04
Applicant: 삼성전자주식회사
IPC: G01N33/531 , G01N33/68 , G01N33/543 , G01N33/52
CPC classification number: G01N33/54393 , G01N2333/4712 , G01N2333/75
Abstract: PURPOSE: A high sensitivity detection method of troponin I is provided to remarkably improve detection sensitivity and reproducibility by reducing non-specific binding. CONSTITUTION: An immunoassay reagent for the high sensitivity detection of an analyte contains an analyte-containing sample and protamine. The protamine forms a protamine-fibrinogen complex by electrostatic-coupling with fibrinogen in the sample. A high sensitivity detection method comprises: a step of fixing a capture antibody(11) which is specific to the analyte on a substrate(10); a step of preparing the immunoassay reagent; a step of adding a detection antibody(13) which is identical with the capture antibody to the immunoassay reagent, and forming a detection antibody-analyte complex; a step of binding the detection antibody-analyte complex with the capture antibody, and forming a detection antibody-analyte-capture antibody complex; and a step of detecting the analyte. The sample is plasma.
Abstract translation: 目的：提供肌钙蛋白I的高灵敏度检测方法，通过减少非特异性结合显着提高检测灵敏度和重现性。 构成：用于高灵敏度检测分析物的免疫测定试剂含有含分析物的样品和鱼精蛋白。 鱼精蛋白通过与样品中纤维蛋白原静电耦合而形成鱼精蛋白 - 纤维蛋白原复合物。 高灵敏度检测方法包括：将对分析物特异性的捕获抗体（11）固定在基板（10）上的步骤; 制备免疫测定试剂的步骤; 将与捕获抗体相同的检测抗体（13）添加到免疫测定试剂的步骤，形成检测抗体 - 分析物复合体; 将检测抗体 - 分析物复合物与捕获抗体结合的步骤，形成检测抗体 - 分析物 - 捕获抗体复合物; 以及检测分析物的步骤。 样品为等离子体。
-
公开(公告)号：KR100669858B1
公开(公告)日：2007-01-16
申请号：KR1020050039934
申请日：2005-05-13
Applicant: 삼성전자주식회사
IPC: H01L21/336
CPC classification number: H01L27/0922 , H01L21/823814 , H01L21/82385 , H01L21/823857 , H01L29/66606 , H01L29/7836
Abstract: 고전압 반도체 장치 및 그 제조 방법에서, 드리프트 영역는 제1 도즈량의 불순물이 도핑되고, 각각이 서로 이격되어 채널 영역을 한정하면서 반도체 기판 표면으로부터 아래에 제1 깊이를 갖는다. 소스/드레인 영역은 제2 도즈량의 불순물이 도핑되고, 상기 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제2 깊이를 갖는다. 퇴적 불순물 영역은 제3 도즈량의 불순물이 도핑되고, 상기 소스/드레인 영역과 인접하면서 상기 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제3 깊이를 갖는다. 그리고, 상기 반도체 기판 상에 형성되면서 상기 소스/드레인 영역을 부분적으로 노출시키는 게이트 절연막 패턴과 채널 영역의 게이트 절연막 패턴 상에 형성된 게이트 도전막 패턴을 갖는 게이트 구조물을 포함하고, 상기 게이트 구조물 표면 상에 급격하게 전류가 증가하는 것을 현저하게 감소시키는 버퍼막이 형성된다.
-
公开(公告)号：KR100539229B1
公开(公告)日：2005-12-27
申请号：KR1020030006365
申请日：2003-01-30
Applicant: 삼성전자주식회사
IPC: G11C5/02
CPC classification number: H01L27/1104 , G09G3/3611 , G11C7/02 , G11C8/16 , G11C11/4125 , H01L27/11
Abstract: 피모스 스캔 트랜지터를 포함하는 듀얼 포트 반도체 메모리 장치의 메모리 셀 레이아웃에 대하여 개시한다. 본 발명에 의한 듀얼 포트 반도체 메모리 장치는 2개의 피모스 부하 트랜지스터, 2개의 엔모스 풀다운 트랜지스터, 2개의 엔모스 패스 트랜지스터 및 1개의 피모스 스캔 트랜지스터로 구성되는데, 스캔 트랜지스터가 피모스 트랜지스터이기 때문에 노이즈 마진이 향상된다. 그리고, 이 7개의 트랜지스터는 각각 2개의 엔웰 및 2개의 피웰에 배열되는데, 엔웰과 피웰은 교대로 일렬로 배열되며 그 결과 메모리 셀의 단축 방향 길이가 상당히 짧다. 본 발명의 메모리 셀 레이아웃에 의하면, 비트 라인쌍을 웰 경계면과 평행한 방향 즉 단축 방향으로 배치함으로써 비트 라인의 길이를 줄일 수 있고, 아울러 비트 라인 및 상보 비트 라인 사이에 고정된 전위를 가지는 도전 라인을 배치함으로써 비트 라인쌍 사이에서 발생하는 간섭 현상을 방지할 수 있다.
-
公开(公告)号：KR1020160062857A
公开(公告)日：2016-06-03
申请号：KR1020140166012
申请日：2014-11-26
Applicant: 삼성전자주식회사
IPC: G11C17/08 , H01L27/112
Abstract: 오티피메모리장치는메모리셀 어레이및 스위칭회로를포함한다. 상기메모리셀 어레이는복수의비트라인들, 복수의전압워드라인들및 복수의독출워드라인들에각각연결된복수의오티피(OTP: one-time programmable) 메모리셀들을포함한다. 상기스위칭회로는프로그램모드에서상기오티피셀들의프로그램상태를검출하고상기검출된프로그램상태에기초하여상기오티피메모리셀들을통하여상기전압워드라인들로부터상기비트라인들로흐르는전류를차단한다. 스위칭회로를이용하여프로그램이완료된안티퓨즈를통하여흐르는누설전류를차단함으로써전압워드라인의전압강하를감소하고, 복수의비트들을동시에프로그램하는멀티비트프로그램을효율적으로수행할수 있다.
Abstract translation: 本发明涉及使用多位程序的一次性可编程（OTP）存储单元及其OTP存储器装置。 OTP存储装置包括单元阵列和开关电路。 单元阵列包括分别连接到多个位线，多个电压字线和多个读取字线的OTP存储器单元。 开关电路基于检测到的程序状态，检测OTP单元的编程状态并阻止从多个电压字线流向位线的电流通过OTP存储单元。 通过阻断流过通过开关电路完成程序的反熔丝的漏电流，可以降低电压字线的电压降，并且可以有效地执行同时编程多个位的多位程序。
-
公开(公告)号：KR1020040064926A
公开(公告)日：2004-07-21
申请号：KR1020030001815
申请日：2003-01-11
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/66825 , H01L21/28273 , H01L29/42324 , H01L29/7885
Abstract: PURPOSE: A cell structure of an EEPROM device and a fabricating method thereof are provided to erase easily programmed cells by forming non-nitride layer spacers on both sides of the first floating gate. CONSTITUTION: A cell structure of an EEPROM device includes a stack part and a floating gate transistor part. The stack part includes a semiconductor substrate, a first floating gate, a nitride layer pattern, a control gate, and a non-nitride layer spacer. The first floating gate(106a), the nitride layer pattern(114) including a nitride layer, and the control gate(131) are formed on the semiconductor substrate(101). The non-nitride layer spacer(122) is formed on both sides of the first floating gate to erase charges with ultraviolet rays. The floating gate transistor part includes a gate insulating layer, a second floating gate, and a source/drain. The gate insulating layer is formed on the semiconductor substrate. The second floating gate is formed on the gate insulating layer. The source/drain is aligned to the second floating gate.
Abstract translation: 目的：提供EEPROM器件的单元结构及其制造方法，以通过在第一浮栅的两侧形成非氮化物层间隔来擦除容易编程的单元。 构成：EEPROM器件的单元结构包括堆叠部分和浮动栅极晶体管部分。 堆叠部分包括半导体衬底，第一浮动栅极，氮化物层图案，控制栅极和非氮化物层间隔物。 在半导体衬底（101）上形成第一浮置栅极（106a），包括氮化物层的氮化物层图案（114）和控制栅极（131）。 非氮化物层间隔物（122）形成在第一浮栅的两侧以用紫外线擦除电荷。 浮栅晶体管部分包括栅极绝缘层，第二浮栅和源极/漏极。 栅极绝缘层形成在半导体衬底上。 第二浮栅形成在栅极绝缘层上。 源极/漏极与第二个浮动栅极对准。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.02 seconds)
