-
公开(公告)号：KR100900202B1
公开(公告)日：2009-06-02
申请号：KR1020070077158
申请日：2007-07-31
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L29/872
CPC classification number: H01L45/144 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1675
Abstract: 상변화 메모리 소자 및 그의 제조방법을 제공한다. 상기 상변화 메모리 소자는 기판 상에 일방향으로 연장된 워드라인을 포함한다. 상기 워드라인 상에 저농도 반도체 패턴이 위치한다. 상기 저농도 반도체 패턴 상에 노드 전극이 위치한다. 상기 저농도 반도체 패턴과 상기 노드 전극 사이에 쇼트키 다이오드가 위치한다. 상기 노드 전극 상에 상변화 저항체가 위치한다.
-
公开(公告)号：KR1020090012923A
公开(公告)日：2009-02-04
申请号：KR1020070077158
申请日：2007-07-31
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L29/872
CPC classification number: H01L45/144 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1675 , G11C13/0004
Abstract: A phase change memory device having a Schottky diode and a manufacturing method thereof are provided to reduce an operation voltage of a phase change memory element and to improve program efficiency by forming the Schottky diode in an interface between a low density semiconductor pattern and a node electrode. A word line(133a) is extended on a substrate in a specific direction. A low density semiconductor pattern(135a) is positioned in the word line. A node electrode is positioned in the low density semiconductor pattern. The Schottky diode is formed between the low density semiconductor pattern and the node electrode. The phase change resistance is positioned on the node electrode. The word line is composed of a conductive film including the metal. A high density semiconductor pattern is positioned between the low density semiconductor pattern and the word line.
Abstract translation: 提供一种具有肖特基二极管的相变存储器件及其制造方法，以减小相变存储元件的工作电压，并且通过在低密度半导体图案和节点电极之间的界面中形成肖特基二极管来提高编程效率 。 字线（133a）在特定方向上在基板上延伸。 低密度半导体图案（135a）位于字线中。 节点电极位于低密度半导体图案中。 在低密度半导体图案和节点电极之间形成肖特基二极管。 相位阻抗位于节点电极上。 字线由包括金属的导电膜构成。 高密度半导体图案位于低密度半导体图案和字线之间。
-
公开(公告)号：KR1020090006631A
公开(公告)日：2009-01-15
申请号：KR1020070070157
申请日：2007-07-12
Applicant: 삼성전자주식회사
Inventor： 정기태
CPC classification number: G11C13/004 , G11C11/5678 , G11C13/0004 , G11C2013/0054
Abstract: A multi-level phase change memory device is provided to compensate for the resistance variation of the memory cell by providing the reference voltage. In reading, a plurality of bit line voltages is applied from the memory cells of the reference domain(120) to the reference voltage generating circuit(140). The reference voltage generator produces the reference voltage(Vref) by referring to a plurality of bit line voltages. The reference voltage is supplied to a sense amplifier circuit(130) as the reference value compensating for the resistance variation of the memory cells included in the main area(110). A main area comprises phase-change memory cells storing multi-bit data, and a phase change memory device comprises the reference domain having reference cells.
Abstract translation: 提供多级相变存储器件以通过提供参考电压来补偿存储器单元的电阻变化。 在读取时，将多个位线电压从参考域（120）的存储单元施加到参考电压产生电路（140）。 参考电压发生器通过参考多个位线电压产生参考电压（Vref）。 参考电压被提供给读出放大器电路（130）作为补偿包括在主区域（110）中的存储单元的电阻变化的参考值。 主区域包括存储多位数据的相变存储单元，并且相变存储器件包括具有参考单元的参考域。
-
公开(公告)号：KR1020060015180A
公开(公告)日：2006-02-16
申请号：KR1020040064030
申请日：2004-08-13
Applicant: 삼성전자주식회사
IPC: G11C11/15
CPC classification number: G11C11/161 , G11C5/02 , H01L27/222 , H01L43/12
Abstract: 도금층으로 둘러싸인 분할된 서브 디지트 라인들을 갖는 자기 램 셀의 제조방법들을 제공한다. 이 방법들은 반도체기판 상에 제1 층간절연층을 형성하는 것과, 상기 제1 층간절연층 내에 그루브를 형성하는 것을 구비한다. 상기 그루브를 갖는 기판 상에 콘포말한 도금층(conformal cladding layer)을 형성한다. 상기 그루브 내의 상기 도금층의 소정영역 상에 격리벽(separating wall)을 형성하여 상기 그루브의 적어도 일부를 제1 및 제2 그루브들로 분할시킨다. 상기 제1 및 제2 그루브들 내에 각각 제1 및 제2 서브 디지트 라인들을 형성한다. 상기 격리벽 및 도금층을 관통하여 상기 서브 디지트 라인들 사이의 영역을 지나는 개구부를 형성하고, 상기 개구부의 측벽 상에 스페이서를 형성한다. 상기 스페이서를 식각 마스크로 사용하여 상기 제1 층간절연막을 식각하여 상기 반도체기판을 노출시키는 자기저항체 콘택 홀을 형성한다.
-
公开(公告)号：KR100493085B1
公开(公告)日：2005-06-03
申请号：KR1020020041926
申请日：2002-07-18
Applicant: 삼성전자주식회사
IPC: C03B37/027
CPC classification number: C03B37/02718 , C03B2205/50 , C03B2205/55 , Y02P40/57
Abstract: 본 발명은 초고속 인출용 냉각 장치가 개시된다. 개시된 냉각 장치는 광섬유 인출 공정에 채용된 냉각 장치에 있어서, 좌측 냉각 몸체와 우측 냉각 몸체로 구성되며, 인출된 광섬유의 길이방향을 따라서 연장되며, 냉각 가스가 내부에 공급되게 실링 캡을 구비한 분리형 냉각 몸체; 및 상기 냉각 몸체 내에 장착되어 상기 냉각 몸체 내에 공급된 냉각 가스의 분자 유동을 활발하게 하며, 상기 인출된 광섬유의 주변을 따라서 배치되는 적어도 하나 이상의 난류 발생기로 구성된다. 따라서, 본 발명은 광섬유 인출 생산성이 향상되는 이점이 있다.
-
Patent Agency Ranking
公开(公告)号：KR1020030062474A
公开(公告)日：2003-07-28
申请号：KR1020020002668
申请日：2002-01-17
Applicant: 삼성전자주식회사
IPC: G02B6/00
CPC classification number: C03B37/032 , C03B2203/19 , C03B2203/36 , C03B2205/06
Abstract: PURPOSE: A spin apparatus for dispersing a low polarization mode of a drawn optical fiber is provided to supply a periodic twist effect to the drawn optical fiber when the drawing process is performed by mounting the spin device on the lowest bottom area of the drawn tower. CONSTITUTION: A spin apparatus(20) for dispersing a low polarization mode of a drawn optical fiber includes a base plate(210) placed at the lowest bottom region of the drawn tower, a tilting spin wheel, a driving motor(M) and a reduction part connected to the second rotational axis(A1) of the tilting spin wheel for reducing the rotational speed by transferring the driving force from the driving motor(M). In the spin apparatus(20), the tilting spin wheel transfers the optical fiber drawn by being rotated around the first rotational axis(A2), perpendicularly rotates around the second rotational axis(A1) perpendicular to the first rotational axis(A2) in a predetermined angle, applies a periodic twist by using the tension of the drawn optical fiber with contacting the outer surface thereto and is mounted in a state that it is aligned with the base plate(210).
Abstract translation: 目的：提供一种用于分散拉制光纤的低偏振模式的自旋装置，当通过将旋转装置安装在拉拔塔的最低底部区域上进行拉伸处理时，向拉制的光纤提供周期性扭转效应。 构成：用于分散拉制光纤的低偏振模式的自旋装置（20）包括放置在拉拔塔的最底部区域的底板（210），倾斜旋转轮，驱动马达（M）和 减速部分连接到倾斜旋转轮的第二旋转轴线（A1），用于通过传递来自驱动马达（M）的驱动力来降低转速。 在旋转装置（20）中，倾斜旋转轮传送通过围绕第一旋转轴线（A2）旋转而拉伸的光纤，以与第一旋转轴线（A2）垂直的方式垂直于第一旋转轴线（A2）旋转， 通过使拉伸光纤的张力与其外表面接触而施加周期性扭转，并且以与基板（210）对齐的状态安装。
-
公开(公告)号：KR100256057B1
公开(公告)日：2000-05-01
申请号：KR1019970072781
申请日：1997-12-23
Applicant: 삼성전자주식회사
Inventor： 정기태
IPC: H01L21/8242
CPC classification number: H01L21/76804 , H01L21/76877
Abstract: PURPOSE: A method for manufacturing semiconductor devices is provided to implement an ultra-fine line width with no tap without mask misalignment and to easily implement a bit line capping. CONSTITUTION: A method for manufacturing semiconductor devices forms an interlayer oxide film(32) on a conductive layer(31) with which a bit line will contact. A portion of the interlayer oxide film(32) at the contact portion of the bit line is selectively etched to form a groove having the size greater than the contact size of the bit line. A spacer nitride film(35) for capping the sidewall of the bit line is formed at the sidewall of the groove. The interlayer oxide film(32) at the contact portion of the bit line is selectively etched to form a bit line contact hole. A portion of the bit line contact hole is filled with a bit line conductive layer(39). A nitride film(41) for capping an upper portion of the contact hole is formed in the remaining portion of the contact hole that was not filled with the bit line conductive layer(39).
Abstract translation: 目的：提供一种制造半导体器件的方法来实现超细线宽，而不需要无掩膜失配的抽头，并且易于实现位线封盖。 构成：半导体器件的制造方法在位线与其接触的导电层（31）上形成层间氧化膜（32）。 在位线的接触部分处的层间氧化膜（32）的一部分被选择性地蚀刻以形成尺寸大于位线的接触尺寸的凹槽。 在槽的侧壁处形成用于封盖位线的侧壁的间隔氮化物膜（35）。 选择性地蚀刻位线接触部分处的层间氧化膜（32）以形成位线接触孔。 位线接触孔的一部分填充有位线导电层（39）。 在未填充有位线导电层（39）的接触孔的剩余部分中形成用于覆盖接触孔的上部的氮化物膜（41）。
-
公开(公告)号：KR101469831B1
公开(公告)日：2014-12-09
申请号：KR1020080024517
申请日：2008-03-17
Applicant: 삼성전자주식회사
Abstract: 여기에제공되는메모리장치는복수의메모리셀들과; 그리고상기각 메모리셀은프로그램동작시인가된프로그램전류에응답하여판별되는초기저항을갖는메모리셀 물질을포함하며상기메모리셀의저항은상기프로그램동작이후시간의경과에따라상기초기저항으로부터변화하며; 상기각 메모리셀은상기프로그램동작에서상기대응하는메모리셀의저항을프로그램하기위해서상기프로그램전류를인가하는데 사용되는그리고읽기동작에서상기대응하는메모리셀의저항을읽기위해서읽기전류를인가하는데 사용되는상기메모리장치의도전라인에연결되며; 상기메모리셀의읽기동작이전에거의상기초기저항으로상기메모리셀의저항을되돌리기위해서상기복수의메모리셀들중 읽기동작을위해서선택된메모리셀의저항을변경하는변경회로를포함한다.
-
公开(公告)号：KR101367659B1
公开(公告)日：2014-02-25
申请号：KR1020070070157
申请日：2007-07-12
Applicant: 삼성전자주식회사
Inventor： 정기태
CPC classification number: G11C13/004 , G11C11/5678 , G11C13/0004 , G11C2013/0054
Abstract: 본 발명에 따른 상 변화 메모리 장치는, 멀티 비트 데이터 각각에 대응하는 복수의 저항 상태들 중 어느 하나를 갖도록 프로그램되는 복수의 메인 셀들; 상기 복수의 메인 셀들이 프로그램될 때마다 상기 복수의 저항 상태들 중 서로 다른 적어도 2개의 저항 상태들을 갖도록 프로그램되는 복수의 레퍼런스 셀들; 및 상기 복수의 레퍼런스 셀들을 감지하여 상기 복수의 저항 상태들 각각을 식별하기 위한 레퍼런스 전압을 생성하는 레퍼런스 전압 발생 회로를 포함한다.
상술한 구성을 통하여, 본 발명의 상 변화 메모리 장치는 시간의 경과에 따라 변동하는 상 변화 물질의 저항치에도 불구하고 읽기 동작의 신뢰성을 높일 수 있다.-
公开(公告)号：KR100835275B1
公开(公告)日：2008-06-05
申请号：KR1020040063641
申请日：2004-08-12
Applicant: 삼성전자주식회사
IPC: G11C11/15
CPC classification number: G11C11/16
Abstract: 스핀 주입 메카니즘을 사용하여 자기램 소자를 프로그램시키는 방법들이 제공된다. 이 방법들은 집적회로 기판 상에 제공되는 복수개의 자기터널 접합 구조체들중 어느 하나에 선택적으로 메인 쓰기 전류를 가하는 것(forcing)을 구비한다. 상기 메인 쓰기 전류는 상기 선택된 자기터널 접합 구조체의 자유층(free layer)으로부터 상기 선택된 자기터널 접합 구조체의 고정층(pinned layer)을 향하여 흐르는 양의 쓰기 전류(positive writing current)이거나 상기 선택된 자기터널 접합 구조체의 고정층으로부터 상기 선택된 자기터널 접합 구조체의 자유층을 향하여 흐르는 음의 쓰기 전류이다. 상기 메인 쓰기 전류를 가하는 동안 상기 선택된 자기터널 접합 구조체의 자화곤란 자계(hard magnetic field)를 생성시키어 상기 선택된 자유층 내의 자기 분극들을 상기 선택된 고정층 내의 자기 분극들에 평행하거나 반평행하도록 배열시킨다.
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.022 seconds)
