-
公开(公告)号：KR1020170013722A
公开(公告)日：2017-02-07
申请号：KR1020150106788
申请日：2015-07-28
Applicant: 삼성전자주식회사
CPC classification number: H01L27/0924 , H01L29/4238 , H01L29/4966 , H01L29/66545 , H01L29/7845 , H01L29/7848 , H01L29/785
Abstract: 반도체소자는, 기판상에게이트절연막, 문턱전압조절막패턴, 게이트전극및 하드마스크가적층된게이트구조물과, 상기게이트구조물의양 측과이격되어구비되고, 티타늄산화물을포함하는제1 스트레서패턴을포함하는더미게이트구조물및 상기게이트구조물양 측에구비되는 P형의소스/드레인영역을포함한다. 상기반도체소자는스트레서패턴이구비됨으로써트랜지스터의채널영역에스트레인이인가되어우수한전기적특성을가질수 있다.
Abstract translation: 半导体器件包括在衬底上的栅极结构。 栅极结构包括第一栅极绝缘图案，用于控制阈值电压的导电图案，第一栅电极和顺序层叠的第一掩模。 虚栅极结构与栅电极间隔开。 虚拟栅极结构包括包括氧化钛的第一应力源图案。 源极/漏极区域与栅极结构相邻。 源/漏区掺杂有p型杂质。 第一应力源图案可以在晶体管的沟道区域施加应力，因此可以获得具有良好电特性的晶体管。
-
公开(公告)号：KR1020140133727A
公开(公告)日：2014-11-20
申请号：KR1020130053210
申请日：2013-05-10
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/785 , H01L27/092 , H01L29/66795 , H01L29/7853 , H01L29/4966 , H01L29/66545
Abstract: 반도체 장치 및 그 제조방법이 제공된다. 반도체 장치의 제조방법은, 기판 상에 활성 핀을 형성하는 것, 상기 활성 핀의 일부를 산화시켜 상기 활성 핀과 상기 기판 사이에 절연 패턴을 형성하는 것, 상기 기판 상에 상기 활성 핀을 가로지르는 제1 게이트 패턴을 형성하는 것, 및 상기 제1 게이트 패턴의 양측의 상기 기판을 노출하는 것, 및 상기 노출된 기판 상에 소스/드레인 영역들을 형성하는 것을 포함한다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件的制造方法包括在衬底上形成有源引脚，通过氧化有源引脚的一部分形成有源引脚和衬底之间的绝缘引脚，形成穿过衬底上的有效引脚的第一栅极图案， 衬底在第一栅极图案的两侧上，以及在暴露的衬底上形成源极/漏极区域。
-
公开(公告)号：KR1020120110448A
公开(公告)日：2012-10-10
申请号：KR1020110028315
申请日：2011-03-29
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/2472 , H01L27/2409 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/146
Abstract: PURPOSE: A semiconductor memory device and a manufacturing method thereof are provided to increase the width of an effective channel by forming trenches on a channel area of cell driving transistors. CONSTITUTION: A semiconductor substrate(100) includes a core area(20). Phase-change memory cells are arranged on cell areas. Cell driving transistors are arranged on the core area. A gate electrode(141) is formed on the semiconductor substrate. The cell driving transistor includes a gate insulating film.
Abstract translation: 目的：提供半导体存储器件及其制造方法，以通过在单元驱动晶体管的沟道区上形成沟槽来增加有效沟道的宽度。 构成：半导体衬底（100）包括芯区（20）。 相变存储器单元布置在单元区域上。 单元驱动晶体管布置在核心区域上。 在半导体衬底上形成栅电极（141）。 电池驱动晶体管包括栅极绝缘膜。
-
公开(公告)号：KR1020100099915A
公开(公告)日：2010-09-15
申请号：KR1020090018488
申请日：2009-03-04
Applicant: 삼성전자주식회사
Inventor： 하대원
IPC: H01L21/8247 , H01L27/115
CPC classification number: G11C13/0004 , G11C2213/72 , H01L27/2409 , H01L27/2472 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/04
Abstract: PURPOSE: A variable resistance memory device and a forming method thereof are provided to overcome the pitch limitation of photo process by patterning after forming a conductive layer on a plurality of selection components. CONSTITUTION: A plurality of word lines(130) is formed on a substrate(110). The plurality of word lines is electrically insulated from each other by an element separating layer(120). A plurality of bit lines(195) intersecting the word lines(130) is formed on the substrate. A phase change material layer(180) for performing the memory function is formed between the word line and the bit line.
Abstract translation: 目的：提供可变电阻存储器件及其形成方法，以在多个选择元件上形成导电层之后通过图案化来克服光刻处理的间距限制。 构成：在基板（110）上形成多个字线（130）。 多个字线通过元件分离层（120）彼此电绝缘。 在基板上形成与字线（130）相交的多个位线（195）。 在字线和位线之间形成用于执行存储功能的相变材料层（180）。
-
公开(公告)号：KR1020090120209A
公开(公告)日：2009-11-24
申请号：KR1020080046134
申请日：2008-05-19
Applicant: 삼성전자주식회사
CPC classification number: G11C8/10 , G11C7/1006 , G11C13/0004 , G11C13/0035 , G11C13/0064 , G11C13/0069 , G11C16/3459 , G11C2013/0076
Abstract: PURPOSE: A variable resistance memory and a managing method for the same for reducing the number of memories are provided to supply the durability of memory devices by reducing the number of writing. CONSTITUTION: A variable resistance memory and a managing method for the same for reducing the number of memories are as follows. Write data are inputted in the selected memory area(S210). The selected memory area is selectively written according to the coincidence with the writing data of the selected memory area(S250). The writing data is selectively used in the selected memory area.
Abstract translation: 目的：提供一种用于减少存储器数量的可变电阻存储器及其管理方法，以通过减少写入次数来提供存储器件的耐久性。 构成：可变电阻存储器及其用于减少存储器数量的管理方法如下。 在所选择的存储区域中输入写入数据（S210）。 根据与选择的存储区域的写入数据一致地选择性地写入所选存储区域（S250）。 在所选择的存储区域中选择性地使用写入数据。
-
Patent Agency Ranking
公开(公告)号：KR1020090086816A
公开(公告)日：2009-08-14
申请号：KR1020080012292
申请日：2008-02-11
Applicant: 삼성전자주식회사
CPC classification number: G11C13/0069 , G11C11/005 , G11C13/0004 , G11C13/0033 , G11C14/00 , G11C16/3431 , G11C29/028 , G11C2013/0078 , G11C2213/72 , G11C7/22
Abstract: A phase change memory device, a write method thereof, and a system including the same are provided to the increase of data writing speed and reduce of the power consumption by reducing a supply time of a write current. A phase change memory device(100) comprises a memory cell array(110), a control logic(150), and a reading / writing circuit(140). The memory cell array is made of a plurality of phase-change memory cells, and the control logic generates one of the first writing pulse used for data in the phase-change memory cell to write data with non-volatile, and the second writing pulse used for data in the phase-change memory cell to write data with non-volatile. The reading / writing circuit supplies one of the first writing pulse and the second writing pulse to the phase-change memory cell according to the control of the control logic.
Abstract translation: 通过减少写入电流的供给时间，提供相变存储器件及其写入方法以及包括该相位变换存储器件的系统以提高数据写入速度并降低功耗。 相变存储器件（100）包括存储单元阵列（110），控制逻辑（150）和读/写电路（140）。 存储单元阵列由多个相变存储单元构成，并且控制逻辑产生用于相变存储单元中的数据的第一写入脉冲之一以非易失性写入数据，并且第二写入脉冲 用于相变存储单元中的数据以非易失性写入数据。 读/写电路根据控制逻辑的控制将第一写入脉冲和第二写脉冲之一提供给相变存储单元。
-
公开(公告)号：KR100714306B1
公开(公告)日：2007-05-02
申请号：KR1020050067375
申请日：2005-07-25
Applicant: 삼성전자주식회사
Inventor： 하대원
IPC: H01L21/762
CPC classification number: H01L21/76224 , H01L29/78
Abstract: 반도체 소자 및 그 제조방법을 제공한다. 상기 반도체소자는 활성영역 및 상기 활성영역에 접하는 필드 영역을 갖는 반도체기판을 구비한다. 상기 필드 영역의 반도체기판 내에 제공되어 상기 활성영역을 한정하되, 상기 활성영역의 반도체기판 표면 보다 높은 돌출부를 갖는 트렌치 소자 분리막이 제공된다. 상기 트렌치 소자분리막과 상기 반도체기판 사이에 개재됨과 아울러서 상기 트렌치 소자분리막 돌출부의 측벽을 덮는 절연성 라이너 패턴이 제공된다. 상기 활성영역의 반도체기판 상에 제공되어 상기 활성영역의 반도체기판을 가로지르되, 상기 트렌치 소자분리막의 상부면과 실질적으로 수평적 동일 선상에 위치하는 상부면을 갖는 게이트막 패턴이 제공된다. 상기 게이트막 패턴과 자기정렬되도록 상기 게이트막 패턴을 덮으며 상기 트렌치 소자분리막 상부으로 연장된 게이트 라인이 제공된다.
Abstract translation: 提供了一种半导体器件及其制造方法。 该半导体器件具有半导体衬底，该半导体衬底具有有源区和与有源区接触的场区。 提供了一种沟槽隔离膜，其设置在场区的半导体衬底中以限定有源区，沟槽隔离膜具有比有源区的半导体衬底的表面高的突起。 提供插入在沟槽隔离膜和半导体衬底之间并且覆盖沟槽隔离膜的突起的侧壁的绝缘衬里图案。 以及设置在有源区的半导体衬底上并与有源区的半导体衬底交叉的上表面，上表面与沟槽隔离膜的上表面基本上水平共线。 提供延伸在沟槽隔离膜上以覆盖栅极膜图案以便与栅极膜图案自对准的栅极线。
-
公开(公告)号：KR1019990035457A
公开(公告)日：1999-05-15
申请号：KR1019970057259
申请日：1997-10-31
Applicant: 삼성전자주식회사
IPC: H01L27/04
Abstract: 본 발명은 짧은 채널 효과를 개선시키기 위한 채널 도우핑 프로파일을 갖는 고성능 모스 트랜지스터의 제조방법을 개시한다. 이 방법은 수백KeV 이상의 높은 에너지로 이온주입되는 웰 이온주입 공정을 실시한 후에 제1 열처리 공정을 실시하여 웰 이온주입 공정시 반도체기판에 가해진 이온주입 손상을 치유한다. 그리고, 제1 열처리된 결과물의 표면에 문턱전압을 조절하기 위한 채널 이온주입 공정을 실시한 후에 제2 열처리 공정을 실시함으로써, 채널 표면에 피크농도를 갖는 채널 도우핑 프로파일을 형성할 수 있다. 이에 따라, 짧은채널 효과를 개선시킬 수 있는 고성능 모스 트랜지스터를 구현할 수 있다.
-
公开(公告)号：KR101868920B1
公开(公告)日：2018-06-19
申请号：KR1020110055722
申请日：2011-06-09
Applicant: 삼성전자주식회사
CPC classification number: G11C8/10 , G11C13/0004 , G11C13/0007 , G11C13/003 , G11C13/0038 , G11C13/004 , G11C13/0069 , G11C2013/0054 , G11C2213/75
Abstract: 저항성메모리장치및 그에따른센싱마진트리밍방법이개시된다. 그러한저항성메모리장치는, 메모리셀 어레이및 트리밍회로를포함한다. 메모리셀 어레이는복수의저항성메모리셀들을구비하며, 트리밍회로는상기저항성메모리셀들의특성분포시프트값에따라트리밍신호를생성한다. 본발명의실시예적구성에따르면, 메모리셀들의특성분포가변화되더라도센싱마진이안정적으로확보되므로리드동작에러가최소화또는감소된다. 따라서, 저항성메모리장치의제조수율이높아진다.
-
公开(公告)号：KR101724084B1
公开(公告)日：2017-04-07
申请号：KR1020110019098
申请日：2011-03-03
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L22/14 , H01L22/20 , H01L27/101 , H01L2924/0002 , H01L2924/00
Abstract: 팹아웃이후에상변화물질층을조밀화할수 있는반도체소자의제조방법을제공한다. 본발명의기술적사상에따른반도체소자의제조방법은웨이퍼를준비하는단계; 상기웨이퍼상에상변화물질층을포함하는메모리소자를형성하는단계; 상기웨이퍼를팹아웃(Fab-Out) 하는단계; 및상기상변화물질층을조밀화하기위하여상기웨이퍼에대하여열처리공정을진행하는단계;를포함한다.
Abstract translation: 一种制造半导体器件的方法，所述半导体器件能够在晶圆厂退出之后使相变材料层致密化。 根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：准备晶片; 在晶片上形成包括相变材料层的存储元件; Fab-Out晶圆; 并且在晶片上执行热处理工艺以使相变材料层致密化。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.032 seconds)
