公开(公告)号：KR1019990024781A

公开(公告)日：1999-04-06

申请号：KR1019970046123

申请日：1997-09-08

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  최찬승 ,  송우철

IPC: H01J37/317

Abstract: 본 발명은 복수개로 꼬여진 필라멘트를 갖는 이온 공급부에 관한 것으로서, 열전자를 방출하여 공급된 가스를 이온화시키는 필라멘트의 내경을 얇게 하고 복수개로 꼬아 만듬으로써, 필라멘트 굴곡부위에서의 스트레스에 의해 발생되는 크랙 및 파손을 방지하고, 작업 효율과 생산성을 높일 수 있게 된다. 그리고 일정한 파형형태의 모양을 갖는 복수개의 필라멘트가 서로 꼬아져 있기 때문에, 그 만큼 표면적이 증가하게 되어 열전자의 방출을 증가시키게 된다. 그러므로 효과적으로 가스 원자들을 이온화시킬 수 있는 이점이 있게 된다.

公开(公告)号：KR102026662B1

公开(公告)日：2019-09-30

申请号：KR1020130044434

申请日：2013-04-22

Applicant: 삼성전자주식회사

Inventor： 정성훈 ,  정무경 ,  조영철 ,  심희준 ,  정진세 ,  한연조

IPC: G06F9/44 ,  G06F11/36

公开(公告)号：KR1020140126195A

公开(公告)日：2014-10-30

申请号：KR1020130044435

申请日：2013-04-22

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  류수정 ,  조연곤

IPC: G06F9/30 ,  G06F9/38

CPC classification number: G06F9/466 ,  G06F8/45 ,  G06F9/3836 ,  G06F9/3851 ,  G06F9/3853 ,  G06F9/3887 ,  G06F9/3891

Abstract: 배치 쓰레드 처리 기반의 프로세서에 관한 것으로, 일 실시예에 따른 프로세서는 중앙 레지스터 파일 및 둘 이상의 기능 유닛과 중앙 레지스터 파일에 액세스하기 위한 하나 이상의 포트를 포함하는 하나 이상의 기능 유닛 배치를 포함하고, 기능 유닛 배치 각각은 하나 이상의 인스트럭션을 포함하는 인스트럭션 배치를 수행하되 인스트럭션 배치 내의 하나 이상의 인스트럭션을 순차적으로 수행할 수 있다.

Abstract translation: 本发明涉及一种基于批处理线程处理的处理器。 根据实施例，处理器包括：一个或多个功能单元批次，其包括中央寄存器文件，两个或多个功能单元以及用于访问中央寄存器文件的一个或多个端口。 每个功能单元批次执行包括一个或多个指令的指令批次，并且能够按顺序执行指令批中的一个或多个指令。

公开(公告)号：KR101416317B1

公开(公告)日：2014-07-08

申请号：KR1020080020582

申请日：2008-03-05

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  이선정 ,  박기철

IPC: H01L21/28

CPC classification number: H01L21/76895 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명의 반도체 소자의 배선층 형성 방법은 지지층 상에 형성될 층간 절연막의 전체 두께중 일부의 제1 두께로 제1 층간 절연막을 형성하고 제1 층간 절연막 내에 제1 콘택 플러그를 형성하는 것을 포함한다. 제1 콘택 플러그 및 제1 층간 절연막 상에 층간 절연막의 전체 두께중 나머지 두께인 제2 두께로 제2 층간 절연막을 형성하여 전체 두께의 층간 절연막을 형성하되, 상기 제1 층간 절연막의 제1 두께는 상기 층간 절연막의 전체 두께의 절반 또는 그 이하로 형성하고, 제2 층간 절연막 내에 제1 콘택 플러그와 연결되는 제2 콘택 플러그를 형성하여 제1 콘택 플러그와 제2 콘택 플러그로 이루어지는 국부 배선층을 형성한다.

公开(公告)号：KR1020130126555A

公开(公告)日：2013-11-20

申请号：KR1020130053940

申请日：2013-05-13

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  조연곤 ,  류수정

IPC: G06F9/06 ,  G06F9/30

CPC classification number: G06F15/7867 ,  H03M7/30 ,  Y02D10/12 ,  Y02D10/13

Abstract: A coarse-grained reconfigurable processor having an improved code decompression rate and a code decompression method for the same are disclosed to reduce the capacity of a configuration memory and reduce the power consumption in a processor chip. The coarse-grained reconfigurable processor includes: a configuration memory unit which stores reconfiguration information and includes a header unit for storing a compression mode indicator and a compressed code for each of a plurality of units and a body for storing at least one uncompressed code; a decompression unit which specifies a code corresponding to each of the plurality of units among at least one uncompressed code within the body based on the compression mode indicator and the compressed code within the header unit; and a reconfiguration unit which includes a plurality of processing elements and reconfigures the data paths of the plurality of the processing elements based on the code corresponding to each unit. [Reference numerals] (100) Configuration memory unit;(110) Decompression unit;(120) Reconfiguration unit

Abstract translation: 公开了一种具有改进的代码解压缩率和用于其的代码解压缩方法的粗粒度可重构处理器，以减少配置存储器的容量并降低处理器芯片中的功耗。 粗粒度可重构处理器包括：配置存储器单元，其存储重新配置信息，并且包括用于存储多个单元中的每一个的压缩模式指示符和压缩代码的标题单元和用于存储至少一个未压缩代码的主体; 解压缩单元，其基于所述压缩模式指示符和所述标题单元内的所述压缩码，在所述身体内的至少一个未压缩码中指定与所述多个单元中的每一个对应的代码; 以及重新配置单元，其包括多个处理元件，并且基于与每个单元相对应的代码重新配置多个处理元件的数据路径。 （附图标记）（100）配置存储单元;（110）减压单元;（120）重新配置单元

公开(公告)号：KR100541656B1

公开(公告)日：2006-01-11

申请号：KR1020040061161

申请日：2004-08-03

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  강희성 ,  유혁주 ,  정우영 ,  김경수

IPC: H01L21/8238

Abstract: 성능이 향상된 CMOS 소자가 제공된다. CMOS 소자는 제1 폭 영역과 콘택 형성 영역이 되며 상기 제1 폭보다 넓은 제2 폭 영역으로 이루어진 적어도 하나의 다폭 액티브 영역 쌍을 포함하는 제1 액티브 영역과, 제1 액티브 영역상에 배열된 제1 게이트와, 제1 액티브 영역 내에 형성된 제1 도전형 소오스/드레인 영역을 포함하는 제1 도전형 MOS 트랜지스터 및 제1 폭보다 넓은 제3 폭을 가지는 제2 액티브 영역과, 제2 액티브 영역상에 배열된 제2 게이트와, 제2 액티브 영역 내에 형성된 제2 도전형 소오스/드레인 영역을 포함하는 제2 도전형 MOS 트랜지스터를 포함한다. CMOS 소자의 제조 방법 또한 제공된다.
CMOS, 스트레스, 레이아웃, 전자, 정공

Abstract translation: 提供具有改进性能的CMOS器件。 所述CMOS器件包括：第一有源区域，所述第一有源区域包括第一宽度区域和接触形成区域以及具有比所述第一宽度宽的第二宽度区域的至少一个宽有源区域对， 1栅极，第一导电型MOS晶体管，包括形成在第一有源区中的第一导电型源极/漏极区，具有大于第一宽度的第三宽度的第二有源区和形成在第二有源区上的第二有源区， 以及第二导电型MOS晶体管，其包括形成在第二有源区中的第二导电型源极/漏极区。 还提供了一种制造CMOS器件的方法。

公开(公告)号：KR100505658B1

公开(公告)日：2005-08-03

申请号：KR1020020078905

申请日：2002-12-11

Applicant: 삼성전자주식회사

Inventor： 오병준 ,  이경태 ,  정무경

IPC: H01L27/108

CPC classification number: H01L21/76801 ,  H01L21/76838 ,  H01L21/76895 ,  H01L23/5223 ,  H01L27/0688 ,  H01L27/10852 ,  H01L28/40 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: MIM 커패시터를 갖는 반도체 소자를 제공한다. 본 발명은 반도체 기판 상에 형성되고 하부 전극 및 유전체막 및 상부 전극으로 구성된 MIM 커패시터를 포함한다. 상기 MIM 커패시터의 상부 전극 및 하부 전극 상에는 상기 MIM 커패시터의 상부 전극 상에 제1 비아홀을 갖는 제1 층간 절연막 및 제2 비아홀을 갖는 제2 층간 절연막이 형성되어 있다. 상기 제2 층간 절연막 상에서 제1 비아홀 및 제2 비아홀을 통하여 상기 상부 전극과 연결되는 배선층이 형성되어 MIM 커패시터의 하부 전극과 배선층간의 수직거리를 크게 한다. 이렇게 본 발명의 반도체 소자는 배선방법을 변경함으로써 기생 커패시터의 영향을 최소화하여 안정된 MIM 커패시터 특성을 갖는다.

公开(公告)号：KR100487521B1

公开(公告)日：2005-05-03

申请号：KR1020020014705

申请日：2002-03-19

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  김영욱 ,  강희성

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/11 ,  H01L21/84 ,  H01L27/1104 ,  H01L27/1203

Abstract: 에스오아이(Silicon On Insulator; SOI) 웨이퍼를 사용할 경우 발생하는 부동체 효과(floating body effect)를 제거하는 스태틱 랜덤 억세스 메모리(Static Random Access Memory) 셀 및 그 제조방법이 제공된다. SRAM의 억세스 트랜지스터(access transistor)의 플로팅 되어 있는 바디를 활성영역을 연장하여 형성한 바디연장부에 의하여 드라이버 트랜지스터의 소오스 영역과 연결하여 부동체 효과를 방지한다. 바디연장부와 드라이버 트랜지스터의 소오스 영역 사이에 형성된 원하지 않는 PN 다이오드의 장벽을 연결하기 위하여 실리사이드를 형성하거나 또는 Vss 콘택을 과도식각하여 도전성 콘택플러그를 형성할 수 있다.

公开(公告)号：KR1020040051069A

公开(公告)日：2004-06-18

申请号：KR1020020078905

申请日：2002-12-11

Applicant: 삼성전자주식회사

Inventor： 오병준 ,  이경태 ,  정무경

IPC: H01L27/108

CPC classification number: H01L21/76801 ,  H01L21/76838 ,  H01L21/76895 ,  H01L23/5223 ,  H01L27/0688 ,  H01L27/10852 ,  H01L28/40 ,  H01L28/60 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor device having an MIM(Metal Insulator Metal) capacitor is provided to restrain the influence due to parasitic capacitance for stabilizing the characteristics of the MIM capacitor by connecting an upper electrode of the MIM capacitor with an upper metal line layer through a landing pad type independent metal line layer. CONSTITUTION: A semiconductor device includes a semiconductor substrate(101), an MIM capacitor on the semiconductor substrate, and the first interlayer dielectric(141) on an upper and lower electrode(133,127) of the MIM capacitor. At this time, the first via hole(143) is formed on the upper electrode in the first interlayer dielectric. The semiconductor device further includes a landing pad type independent metal line layer(145) formed in the first via hole, the second interlayer dielectric(155) having the second via hole(157) for partially exposing the landing pad type independent metal line layer, and a metal line layer formed in the second via hole for being connected with the upper electrode through the landing pad type independent metal line layer.

Abstract translation: 目的：提供具有MIM（金属绝缘体金属）电容器的半导体器件，以通过将MIM电容器的上电极与上金属线层通过着陆来连接来抑制由寄生电容引起的影响来稳定MIM电容器的特性 垫型独立金属线层。 构成：半导体器件包括半导体衬底（101），半导体衬底上的MIM电容器和MIM电容器的上下电极（133,127）上的第一层间电介质（141）。 此时，第一通孔（143）形成在第一层间电介质的上电极上。 半导体器件还包括形成在第一通孔中的着陆焊盘型独立金属线层（145），第二层间电介质（155）具有第二通孔（157），用于部分地露出着陆焊盘型独立金属线层， 以及形成在第二通孔中的金属线层，用于通过着陆焊盘型独立的金属线层与上电极连接。

公开(公告)号：KR1020000008544A

公开(公告)日：2000-02-07

申请号：KR1019980028415

申请日：1998-07-14

Applicant: 삼성전자주식회사

Inventor： 정무경 ,  김영욱 ,  민경진

IPC: H01L21/28

Abstract: PURPOSE: Method of forming a contact hole is provided to prevent etching fail and over-etching of a metal wiring. CONSTITUTION: The method of forming the contact hole comprises the steps of: forming a metal wiring and a floating oxide layer on a semiconductor substrate; forming a lower contact hole in the floating insulating layer; filling the lower contact hole using a conductive material; forming a interlayer insulating layer; and forming a upper contact hole in the interlayer insulating layer. As a result, contact hole is perfectly formed in a region which the floating oxide layer with dielectric constant is formed thickly. Also, It is prevented that the metal wiring is over-etched in the region which the floating oxide layer is formed thinly.

Abstract translation: 目的：提供形成接触孔的方法，以防止金属布线的蚀刻失败和过度蚀刻。 构成：形成接触孔的方法包括以下步骤：在半导体衬底上形成金属布线和浮动氧化物层; 在浮动绝缘层中形成下接触孔; 使用导电材料填充下接触孔; 形成层间绝缘层; 并在层间绝缘层中形成上接触孔。 结果，在具有介电常数的浮动氧化物层厚的区域中完美地形成接触孔。 另外，防止了在浮动氧化物层形成薄的区域中金属布线被过度蚀刻。