公开(公告)号：KR102235578B1

公开(公告)日：2021-04-02

申请号：KR1020140161943A

申请日：2014-11-19

Applicant: 삼성전자주식회사

Inventor： 박찬진 ,  신충환 ,  강성우 ,  오영묵 ,  이선정 ,  한정남

IPC: H01L29/78

Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는, 제1 방향으로 연장되어 형성되는 액티브 핀, 액티브 핀 상에 형성되고, 제1 방향과 교차하는 제2 방향으로 연장되는 게이트, 액티브 핀의 상부에 형성되고, 게이트의 일측에 배치되는 소오스 또는 드레인, 게이트와 소오스 또는 드레인을 덮는 층간 절연막, 층간 절연막을 관통하여 소오스 또는 드레인과 연결되고, 제1 콘택 영역과 제1 콘택 영역의 하부에 위치하는 제2 콘택 영역을 포함하는 소오스 또는 드레인 콘택 및 제1 콘택 영역과 층간 절연막 사이에 형성되는 스페이서막을 포함하되, 제1 콘택 영역의 제1 방향 폭과 제2 콘택 영역의 제1 방향 폭은, 제1 콘택 영역과 제2 콘택 영역의 경계에서 서로 다르다.

公开(公告)号：WO2017135665A1

公开(公告)日：2017-08-10

申请号：PCT/KR2017/001066

申请日：2017-02-01

Applicant: 삼성전자주식회사

Inventor： 이원식 ,  신종균 ,  이현율 ,  래도르프라감 ,  권양희 ,  김영림 ,  김준석 ,  송진호 ,  원지인 ,  이동오 ,  이선정 ,  이진구 ,  이택헌 ,  임완수 ,  전승빈 ,  정승연 ,  최규형 ,  박태건 ,  염동현 ,  윤수하 ,  정의창 ,  정철호

IPC: H04N7/14 ,  H04W76/02 ,  H04W4/18

CPC classification number: H04N7/14 ,  H04W4/18 ,  H04W76/10

Abstract: 본 발명의 다양한 실시 예들은 전자 장치들 간에 음성 통화를 수행하는 중에 영상을 전송하는 방법 및 장치에 관한 것이다. 본 발명의 다양한 실시 예들에 따르면, 전자 장치에 있어서, 카메라, 디스플레이, 적어도 하나의 프로토콜(protocol)을 이용하여 다른 전자 장치와 무선 통신을 형성하도록 설정된 통신부, 및 상기 카메라, 상기 디스플레이 및 상기 통신부와 기능적으로 연결된 프로세서를 포함하고, 상기 프로세서는, 상기 다른 전자 장치와 제1 네트워크에 기반하여 음성 통화(voice call)를 수행하고, 상기 다른 전자 장치와 음성 통화를 수행하는 동안, 상기 다른 전자 장치와 영상 통화(video call)를 수행하기 위한 사용자 입력을 감지하고, 상기 사용자 입력에 대응하여, 제2 네트워크에 기반하여 상기 영상 통화 연결 및 상기 디스플레이 상에 상기 영상 통화와 관련된 유저 인터페이스를 표시하고, 및 상기 유저 인터페이스를 통해 상기 카메라를 통해 획득하는 영상을 표시 및 상기 표시하는 영상을 상기 제2 네트워크를 통해 상기 다른 전자 장치에 전송하도록 구성될 수 있다. 다양한 실시 예들이 가능하다.

Abstract translation: 本发明的各种实施例涉及用于在电子设备之间执行语音呼叫的同时传送图像的方法和设备。 根据本发明的各种实施例中，在电子设备，相机，显示器，使用至少一个协议（协议）通信单元被配置为形成不同的电子设备和无线通信，相机，显示器，通信部和 其中处理器可操作以基于第一网络与另一电子装置执行语音呼叫，并且在与另一电子装置的语音呼叫期间与另一电子装置进行语音呼叫， 响应于用户输入，检测用于执行视频呼叫的用户输入并基于第二网络和与视频呼叫相关联的用户界面在显示器上显示视频呼叫连接， 并通过用户界面显示和显示通过相机获取的图像 并且通过第二网络将显示的图像发送到另一个电子设备。 各种实施例是可能的。

公开(公告)号：WO2022080644A1

公开(公告)日：2022-04-21

申请号：PCT/KR2021/010915

申请日：2021-08-18

Applicant: 삼성전자주식회사

Inventor： 김석욱 ,  박경근 ,  서국정 ,  이선정 ,  이종호 ,  장도윤

IPC: B67D1/08 ,  B67D1/12 ,  B67D1/00 ,  F25D31/00 ,  F25D29/00 ,  F28D20/02

Abstract: 본 발명의 정수기는 온도 검출부에 의해 검출된 워터 탱크 내에 수용된 냉각재의 온도에 대한 냉각재 온도 정보를 확인하고, 확인된 냉각재 온도 정보에 기초하여 냉각재의 온도가 미리 설정된 제빙 온도 이하로 냉각되도록 압축기와 교반기의 동시에 동작하는 제1모드를 수행하고, 냉각재가 미리 설정된 제빙 온도 이하로 냉각되면 워터 탱크 내의 증발기의 주변에 얼음이 생성되도록 미리 설정된 제빙 시간 동안 교반기를 정지시키고 압축기의 동작을 유지시키는 제2모드를 수행하고, 교반기의 동작 정지 시점부터 미리 설정된 제빙 시간이 경과하면 증발기 주변의 얼음이 결빙 상태로 유지되도록 교반기를 재 동작시켜 교반기가 압축기와 동시에 동작하는 제3모드를 수행한다.

公开(公告)号：KR1020160059862A

公开(公告)日：2016-05-27

申请号：KR1020140161943

申请日：2014-11-19

Applicant: 삼성전자주식회사

Inventor： 박찬진 ,  신충환 ,  강성우 ,  오영묵 ,  이선정 ,  한정남

IPC: H01L29/78

CPC classification number: H01L29/66545 ,  H01L21/28518 ,  H01L21/76816 ,  H01L21/76831 ,  H01L23/485 ,  H01L29/66795 ,  H01L29/7855 ,  H01L2029/7858 ,  H01L2221/1063 ,  H01L29/785

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 제1 방향으로연장되어형성되는액티브핀, 액티브핀 상에형성되고, 제1 방향과교차하는제2 방향으로연장되는게이트, 액티브핀의상부에형성되고, 게이트의일측에배치되는소오스또는드레인, 게이트와소오스또는드레인을덮는층간절연막, 층간절연막을관통하여소오스또는드레인과연결되고, 제1 콘택영역과제1 콘택영역의하부에위치하는제2 콘택영역을포함하는소오스또는드레인콘택및 제1 콘택영역과층간절연막사이에형성되는스페이서막을포함하되, 제1 콘택영역의제1 방향폭과제2 콘택영역의제1 방향폭은, 제1 콘택영역과제2 콘택영역의경계에서서로다르다.

Abstract translation: 本发明的目的是提供一种半导体器件，其能够在形成源极或漏极接触时通过使用间隔膜来防止栅极和源极或漏极接触之间的短路，并且能够确保 源或漏极通过使用离子注入工艺的高选择性蚀刻及其制造方法。 半导体器件包括：有源鳍片，其形成为沿第一方向延伸; 形成在活动翅片上并沿与第一方向交叉的第二方向延伸的门; 源极或漏极，形成在有源鳍片上并设置在栅极的一侧; 覆盖栅极和源极或漏极的层间绝缘膜; 穿透层间绝缘膜的源极或漏极接触件连接到源极或漏极，并且包括设置在第一接触区域下方的第一接触区域和第二接触区域; 以及形成在第一接触区域和层间绝缘膜之间的间隔膜。 第一方向上的第一接触区域的宽度和第一方向上的第二接触区域的宽度在第一接触区域和第二接触区域之间的边界上彼此不同。

公开(公告)号：KR1020160035453A

公开(公告)日：2016-03-31

申请号：KR1020140127083

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 엄다일 ,  이선정 ,  최정헌

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0924 ,  H01L21/28518 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76897 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L23/485 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/36 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L29/785 ,  H01L29/7831 ,  H01L2924/00

Abstract: 저-저항콘택플러그를갖는반도체소자에관한것이다. 기판상에한정된N-형핀및 P-형핀이배치된다. 상기 N-형핀상을가로지르고상기 N-형핀의측면을덮는제1 게이트전극및 상기 P-형핀상을가로지르고상기 P-형핀의측면을덮는제2 게이트전극이형성된다. 상기제1 게이트전극에인접한상기 N-형핀상에형성된제1 소스/드레인및 상기제2 게이트전극에인접한상기 P-형핀상에형성된제2 소스/드레인이배치된다. 상기제2 소스/드레인의표면상에한정되고상기제2 소스/드레인과다른물질을갖는버퍼막이형성된다. 상기버퍼막 및상기제1 소스/드레인상에층간절연막이형성된다. 상기층간절연막을관통하여상기제1 소스/드레인에접속된제1 플러그가형성된다. 상기층간절연막 및상기버퍼막을관통하여상기제2 소스/드레인에접속된제2 플러그가형성된다.

Abstract translation: 本发明涉及一种包括低电阻接触插头的半导体器件。 N型引脚和P型引脚被限制地放置在基板上。 形成了跨越N型引脚并覆盖N型引脚的一侧的第一栅电极和与P型引脚交叉并覆盖P型引脚侧的第二栅电极。 放置形成在N型引脚上且邻近第一栅电极的第一源/漏极和形成在P型引脚上且与第二栅电极相邻的第二源极/漏极。 形成了限制在第二源极/漏极的表面上并且具有与第二源极/漏极不同的材料的缓冲膜。 在第一源极/漏极和缓冲膜上形成层间绝缘膜。 形成通过层间绝缘膜连接到第一源极/漏极的第一插塞。 形成通过层间绝缘膜和缓冲膜连接到第二源极/漏极的第二插塞。

公开(公告)号：KR100809330B1

公开(公告)日：2008-03-05

申请号：KR1020060084852

申请日：2006-09-04

Applicant: 삼성전자주식회사

Inventor： 이선정 ,  신홍재 ,  서봉석

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66515 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/4175 ,  H01L29/41766

Abstract: A semiconductor device having free stress of a gate spacer and a method for fabricating the same are provided to prevent physical and chemical damages in source/drain silicide regions by forming an L-shaped spacer. Isolation regions(210) are formed in a substrate(205). A gate pattern(245) is formed on the substrate between the isolation regions. An L-shaped spacer(240) is adjacent to a lateral side of the gate pattern and is extended to a surface of the substrate. Source/drain silicide regions(260a) are formed at an end extended to the surface of the substrate of the L-shaped spacer and in the substrate between the isolation regions. Via plugs(290) are electrically connected to the source/drain silicide regions. An interlayer dielectric(280) is adjacent to the L-shaped spacer and gap-fills a space between the via plugs. The interlayer dielectric is formed on the gate pattern and the substrate. Signal transmitting lines(300) are formed on the interlayer dielectric. An upper dielectric is formed between the interlayer dielectric and the signal transmitting lines.

Abstract translation: 提供了具有栅极间隔物的自由应力的半导体器件及其制造方法，以通过形成L形间隔物来防止源极/漏极硅化物区域中的物理和化学损伤。 绝缘区域（210）形成在衬底（205）中。 在隔离区域之间的衬底上形成栅极图案（245）。 L形间隔件（240）与栅极图案的侧面相邻并且延伸到基板的表面。 源极/漏极硅化物区域（260a）形成在延伸到L形间隔物的衬底的表面的端部和隔离区域之间的衬底中。 通孔插头（290）电连接到源极/漏极硅化物区域。 层间电介质（280）与L形间隔件相邻，间隙填充通孔塞之间的空间。 在栅极图案和衬底上形成层间电介质。 信号传输线（300）形成在层间电介质上。 在层间电介质和信号传输线之间形成上电介质。

公开(公告)号：KR1020070013579A

公开(公告)日：2007-01-31

申请号：KR1020050067990

申请日：2005-07-26

Applicant: 삼성전자주식회사

Inventor： 서봉석 ,  이상민 ,  이선정 ,  김영대

IPC: H01L21/28

CPC classification number: H01L21/76849 ,  H01L21/2855 ,  H01L21/76864 ,  H01L21/76865

Abstract: A method for forming a conductive line in a semiconductor device is provided to increase operation reliability of the conductive line by improving an adhesion property between a damascene line layer and a metal capping film. An insulation film pattern having a line forming region is formed on a semiconductor substrate(S10). A diffusion preventing layer and a seed layer are sequentially formed on the insulation film pattern(S20). A conductive layer, which buries the line forming region, is formed(S30). The conductive layer is planarized to expose the insulation film pattern, and a damascene line layer having a substantially equal upper surface as the insulation film pattern is formed(S40). A transition metal film is formed on the insulation film pattern and the damascene line layer(S50). An annealing process is performed, such that a metal capping film is formed on the damascene line layer(S60). The remaining transition metal film is selectively removed from the insulation film pattern(S70).

Abstract translation: 提供了一种在半导体器件中形成导线的方法，以通过改善镶嵌线层和金属封盖膜之间的粘附性来提高导电线的操作可靠性。 在半导体衬底上形成具有线形成区域的绝缘膜图案（S10）。 在绝缘膜图案上依次形成扩散防止层和种子层（S20）。 形成埋设线形成区域的导电层（S30）。 导电层被平坦化以暴露绝缘膜图案，并且形成具有与绝缘膜图案基本相同的上表面的镶嵌线层（S40）。 在绝缘膜图案和镶嵌线层上形成过渡金属膜（S50）。 进行退火处理，使得在镶嵌线层上形成金属覆盖膜（S60）。 从绝缘膜图案中选择性地除去剩余的过渡金属膜（S70）。

公开(公告)号：KR100675280B1

公开(公告)日：2007-01-29

申请号：KR1020050054167

申请日：2005-06-22

Applicant: 삼성전자주식회사

Inventor： 이효종 ,  이선정 ,  서봉석 ,  신홍재 ,  이내인 ,  이경우 ,  정세영 ,  안정훈 ,  이수근

IPC: H01L21/28

CPC classification number: H01L23/53238 ,  H01L21/76807 ,  H01L21/76846 ,  H01L21/76847 ,  H01L21/76864 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53233 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 반도체소자의 선택적 구리 합금 배선을 제공한다. 상기 배선은 기판, 상기 기판 상에 배치된 절연막, 및 상기 절연막 내에 배치된 제 1 배선을 포함한다. 상기 제 1 배선은 제 1 순수 구리 패턴을 구비한다. 또한, 상기 절연막 내에 상기 제 1 배선보다 큰 폭을 가지는 제 2 배선이 제공된다. 상기 제 2 배선은 구리 합금 패턴을 구비한다. 상기 구리 합금 패턴은 구리(Cu) 및 첨가물질로 이루어진 합금 층일 수 있다. 상기 선택적 구리 합금 배선의 형성방법 또한 제공된다.

公开(公告)号：KR1020040009253A

公开(公告)日：2004-01-31

申请号：KR1020020043127

申请日：2002-07-23

Applicant: 삼성전자주식회사

Inventor： 백계동 ,  이선정 ,  박기철 ,  최승만 ,  이효종

IPC: H01L21/28

Abstract: PURPOSE: A method for fabricating a metal interconnection is provided to improve planarization of a plating layer in an electro-polishing process by forming an Au layer under the plating layer. CONSTITUTION: An interlayer dielectric(12) is formed on a semiconductor substrate(10) to form a pattern. A barrier metal layer(14) and a seed layer(16) are formed in the pattern. A metal layer is formed on the resultant structure. The plating layer is formed in the pattern by an electroplating process. The plating layer is polished by an electro-polishing process.

Abstract translation: 目的：提供一种用于制造金属互连的方法，以通过在镀层下形成Au层来改善电抛光工艺中的镀层的平面化。 构成：在半导体衬底（10）上形成层间电介质（12）以形成图案。 在图案中形成阻挡金属层（14）和种子层（16）。 在所得结构上形成金属层。 镀层通过电镀工艺形成图案。 通过电抛光工艺抛光镀层。

公开(公告)号：KR1020010111063A

公开(公告)日：2001-12-15

申请号：KR1020010064778

申请日：2001-10-19

Applicant: 삼성전자주식회사

Inventor： 정승필 ,  장규환 ,  이선정 ,  이근택 ,  박임수 ,  이광욱 ,  이문희

IPC: H01L21/31

Abstract: 반도체 소자의 이중 게이트 산화막 형성 방법을 개시한다. 본 발명에 따르면 산화막을 플라즈마 상태의 수소 가스 및 불소를 포함하는 가스와 화학적으로 반응시킨 후, 어닐링을 실시하여 상기 화학적 반응에 의해 생성된 부산물을 기화시키는 공정을 상기 산화막이 완전히 식각될 때 까지 반복하여 진행하는 단계를 포함함으로써, 산화막의 하부 막질을 손상시키거나 오염시키지 않으면서도 높은 식각 선택비를 갖고 산화막을 패터닝하여 반도체 소자의 이중 게이트 산화막을 형성할 수 있다.