-
公开(公告)号：KR100873824B1
公开(公告)日：2008-12-15
申请号：KR1020070043669
申请日：2007-05-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1008
Abstract: An Error Control Code (ECC) apparatus may include a control signal generator that generates an ECC control signal based on channel information. The ECC apparatus also may include: a plurality of ECC encoding controllers that output data respectively inputted via storage elements corresponding to the ECC control signal; and/or an encoding unit that encodes, using a plurality of data outputted from the plurality of ECC encoding controllers, encoding input data into a number of subdata corresponding to the ECC control signal. In addition or in the alternative, the ECC apparatus may include: a plurality of ECC decoding controllers that output data respectively inputted via the storage elements corresponding to the ECC control signal; and/or a decoding unit that decodes, using a plurality of data outputted from the plurality of ECC decoding controllers, a number of decoding input data corresponding to the ECC control signal into one piece of output data.
Abstract translation: 错误控制码（ECC）设备可以包括基于信道信息生成ECC控制信号的控制信号生成器。 ECC设备还可以包括：多个ECC编码控制器，其输出经由对应于ECC控制信号的存储元件分别输入的数据; 和/或编码单元，其使用从所述多个ECC编码控制器输出的多个数据来编码输入数据到对应于所述ECC控制信号的多个子数据中。 另外或替代地，ECC设备可以包括：多个ECC解码控制器，其输出经由对应于ECC控制信号的存储元件分别输入的数据; 和/或解码单元，其使用从所述多个ECC解码控制器输出的多个数据将与所述ECC控制信号相对应的解码输入数据的数量解码为一个输出数据。
-
公开(公告)号：KR1020080107921A
公开(公告)日：2008-12-11
申请号：KR1020070056317
申请日：2007-06-08
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/3418 , G11C16/3427
Abstract: An apparatus for programming a data of memory cell is provided to reduce error probability and the number of program by considering a floating poly coupling generated between memory cells. An apparatus for programming a data of memory cell is comprised of steps: calculating the change value of the threshold voltage based on source data of the memory cells(S430); converting source data programmed based on the change value of the calculated threshold voltage(S440); programming converted source data(S450). In especially calculating the change value of the threshold voltage, using the memory cells neighboring each other.
Abstract translation: 提供一种用于对存储器单元的数据进行编程的装置，以通过考虑在存储器单元之间产生的浮动多重耦合来减小误差概率和程序数量。 用于对存储单元的数据进行编程的装置包括以下步骤：基于存储器单元的源数据计算阈值电压的变化值（S430）; 转换基于所计算的阈值电压的变化值编程的源数据（S440）; 编程转换源数据（S450）。 特别是计算阈值电压的变化值时，使用彼此相邻的存储单元。
-
公开(公告)号：KR1020080097646A
公开(公告)日：2008-11-06
申请号：KR1020070042764
申请日：2007-05-02
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C2211/5621 , G11C2211/5641
Abstract: An apparatus of multi bit programming for non-volatile memory is provided to reduce error in programming while not requiring an additional semiconductor chip area. In an apparatus of multi bit programming for non-volatile memory, a multi-bit programming part unit(510) programs original data of multi-bit in the target memory cell in the non-volatile memory cell array multi-bit. A backup programming unit(520) selects the backup memory cell for each bit of original data, and programs each bit of original data in the selected backup memory cell. A data validation unit(530) compares data programmed in backup memory cells with data programmed in the target memory cell multi-bit, and verifies the multi-bit programming success.
Abstract translation: 提供用于非易失性存储器的多位编程装置，以减少编程中的误差，而不需要额外的半导体芯片面积。 在用于非易失性存储器的多位编程的装置中，多比特编程部分单元（510）在多位非易失性存储单元阵列中编程目标存储器单元中的多位的原始数据。 备份编程单元（520）为原始数据的每一位选择备份存储器单元，并对所选择的备份存储单元中的每一位原始数据进行编程。 数据验证单元（530）将备份存储器单元中编程的数据与在目标存储单元多位中编程的数据进行比较，并验证多位编程成功。
-
公开(公告)号：KR100725981B1
公开(公告)日：2007-06-08
申请号：KR1020050070108
申请日：2005-08-01
Applicant: 삼성전자주식회사
CPC classification number: G06F13/387 , G06F3/0601 , G06F2003/0692
Abstract: 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스 컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법이 제시된다. 적어도 두 개의 서로 다른 인터페이스들을 각각 지원하는 상기 멀티-인터페이스 컨트롤러는 전원이 인가된 후 대응되는 인터페이스를 지원하는 호스트로부터 아이들 상태의 상기 멀티-인터페이스 컨트롤러를 초기화하기 위하여 최초로 출력된 명령을 수신하고, 수신된 명령에 기초하여 상기 서로 다른 인터페이스들 중에서 자신이 지원할 인터페이스에 대한 정보를 검출회로를 이용하여 자동적으로 검출하고, 검출된 인터페이스를 지원하는 컨트롤러로서 사용된다. 상기 명령은 ACMD41 또는 CMD1인 것이 바람직하다.
SD카드, MMC, MMCAAbstract translation: 多接口控制器，具有多接口控制器的存储卡以及接口设置方法。 支持至少两个不同接口中的每一个的多接口控制器接收第一输出命令，以在接通电源后从支持相应接口的主机初始化处于空闲状态的多接口控制器， 基于接收到的命令，利用检测电路在不同接口中自行支持的接口信息，并用作支持检测到的接口的控制器。 该命令最好是ACMD41或CMD1。
-
公开(公告)号：KR1020070015655A
公开(公告)日：2007-02-06
申请号：KR1020050070108
申请日：2005-08-01
Applicant: 삼성전자주식회사
CPC classification number: G06F13/387 , G06F3/0601 , G06F2003/0692
Abstract: 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스 컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법이 제시된다. 적어도 두 개의 서로 다른 인터페이스들을 각각 지원하는 상기 멀티-인터페이스 컨트롤러는 전원이 인가된 후 대응되는 인터페이스를 지원하는 호스트로부터 아이들 상태의 상기 멀티-인터페이스 컨트롤러를 초기화하기 위하여 최초로 출력된 명령을 수신하고, 수신된 명령에 기초하여 상기 서로 다른 인터페이스들 중에서 자신이 지원할 인터페이스에 대한 정보를 검출회로를 이용하여 자동적으로 검출하고, 검출된 인터페이스를 지원하는 컨트롤러로서 사용된다. 상기 명령은 ACMD41 또는 CMD1인 것이 바람직하다.
SD카드, MMC, MMCA-
Patent Agency Ranking
公开(公告)号：KR101437396B1
公开(公告)日：2014-09-05
申请号：KR1020080017972
申请日：2008-02-27
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: H03M13/1545 , G06F11/1068 , H03M13/151 , H03M13/1575 , H03M13/3715
Abstract: 본 발명에 따른 에러 정정 디코더는, 독출 데이터의 신드롬을 계산하는 신드롬 계산 블록; 상기 독출 데이터에 싱글-비트 에러가 존재하는 경우, 상기 싱글-비트 에러의 위치를 상기 신드롬의 원소들 간의 나눗셈 연산을 이용하여 계산하는 에러 정정 연산 블록; 및 상기 에러의 위치를 참조하여 상기 독출 데이터의 에러를 정정하는 에러 정정 회로를 포함한다.
상술한 에러 정정 연산 블록을 통하여 싱글-비트 에러에 대해서 KES 연산 및 치엔 서치 연산을 생략할 수 있어, 레이턴시를 최소화할 수 있다.-
公开(公告)号：KR100921748B1
公开(公告)日：2009-10-15
申请号：KR1020070054620
申请日：2007-06-04
Applicant: 삼성전자주식회사
CPC classification number: G06F11/10
Abstract: ECC 회로를 포함하는 메모리 시스템 및 그 구동 방법이 개시된다. 상기 메모리 시스템은 다수의 메모리 장치들; 상기 다수의 메모리 장치들을 제어하기 위한 컨트롤러; 및 상기 다수의 메모리 장치들과 상기 컨트롤러 사이에 접속되는 적어도 하나의 채널을 구비하며, 상기 컨트롤러는 버스; 호스트로부터 입력되는 라이트 데이터를 상기 버스로 인터페이스 하여 출력하고, 상기 버스를 통하여 수신되는 리드 데이터를 상기 호스트로 인터페이스 하여 출력하는 호스트 인터페이스; 상기 다수의 메모리 장치들로부터 라이트 또는 리드되는 데이터를 인터페이스 하기 위한 메모리 인터페이스 블락; 및 상기 호스트로부터 입력된 상기 라이트 데이터를 인코딩하거나, 상기 다수의 메모리 장치들로부터 독출된 리드 데이터를 디코딩하는 제1 버퍼 메모리 블락을 구비한다.
메모리 시스템, 플래시 카드, 메모리 카드-
公开(公告)号：KR1020090092628A
公开(公告)日：2009-09-01
申请号：KR1020080017972
申请日：2008-02-27
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: H03M13/1545 , G06F11/1068 , H03M13/151 , H03M13/1575 , H03M13/3715
Abstract: A memory system including an error correction block and an error correction method thereof are provided to enhance a speed of a read operation by performing error correction calculation at high speed when an error of a single-bit number is generated. A syndrome calculation block(110) calculates a syndrome of a read data. An error correction calculation block includes a single-bit error correction block(120) and a multi-bit error correction block(130). The single-bit error correction block calculates an error position by performing division calculation between elements of the syndrome. The multi-bit error correction block calculates an error position and an error pattern by performing a forward Chien search operation from the syndrome. An error correction circuit corrects an error of a read data with reference to the error position. A control part detects a single-bit error from the syndrome, and activates a single-bit error correction block.
Abstract translation: 提供包括误差校正块及其纠错方法的存储器系统，以便在产生单位数的误差时通过高速执行纠错计算来增强读取操作的速度。 校正子计算块（110）计算读取数据的校正子。 纠错计算块包括单位纠错块（120）和多位纠错块（130）。 单位错误校正块通过在综合征的元素之间进行分割计算来计算误差位置。 多位错误校正块通过从综合征执行向前Chien搜索操作来计算错误位置和错误模式。 错误校正电路参照错误位置校正读取数据的错误。 控制部分检测出来自校正子的单位错误，并激活单位错误校正块。
-
公开(公告)号：KR1020090041231A
公开(公告)日：2009-04-28
申请号：KR1020070106828
申请日：2007-10-23
Applicant: 삼성전자주식회사
IPC: G06F12/00
CPC classification number: G11C7/1042 , G06F11/1068 , G06F13/4239
Abstract: A memory system and a method thereof using an interleaving technique for using the interleaving method through the independent access operation through chip enable signal are provided to access another memory device for transfer time between a memory cell array and a page buffer. A controller(150) controls a plurality of memory devices. One or more channel(180) is connected between a plurality of the memory devices and the controller. Input/output data lines and control signal lines are commonly connected to a plurality of memory devices. Chip enable signal lines independently make a plurality of memory devices. The read command or the program instruction is decided on controller to one among a plurality of memory devices with the approval.
Abstract translation: 提供一种存储器系统及其使用通过芯片使能信号通过独立访问操作使用交织方法的交错技术的方法，以访问另一存储器件以用于存储单元阵列和页缓冲器之间的传送时间。 控制器（150）控制多个存储器件。 一个或多个通道（180）连接在多个存储器件和控制器之间。 输入/输出数据线和控制信号线通常连接到多个存储器件。 芯片使能信号线独立地形成多个存储器件。 读取命令或程序指令通过控制器决定多个存储器件中的一个，并经过批准。
-
公开(公告)号：KR100892583B1
公开(公告)日：2009-04-08
申请号：KR1020070056317
申请日：2007-06-08
Applicant: 삼성전자주식회사
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/3418 , G11C16/3427
Abstract: 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 메모리 셀의 데이터 프로그램 방법은 메모리 셀들의 소스 데이터들을 기초로 문턱 전압의 변화 값을 계산하는 단계, 계산된 상기 문턱 전압의 변화 값을 기초로 프로그램될 소스 데이터를 변환하는 단계 및 변환된 상기 소스 데이터를 프로그램하는 단계를 포함한다.
메모리 셀, 플래시, 프로그램
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.024 seconds)
