公开(公告)号：KR100487547B1

公开(公告)日：2005-05-03

申请号：KR1020020055292

申请日：2002-09-12

Applicant: 삼성전자주식회사

Inventor： 조인수 ,  유재민 ,  전병구 ,  유준열 ,  이창엽

IPC: H01L21/8247

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 비휘발성 메모리 장치의 제조 방법을 제공한다. 이 방법은 반도체기판 상에 하부 도전막을 형성하고, 그 결과물 상에 차례로 적층된 하부 희생막 패턴 및 상부 희생막 패턴을 형성한 후, 상부 및 하부 희생막 패턴의 측벽에 마스크 스페이서를 형성하는 단계를 포함한다. 이때, 상부 및 하부 희생막 패턴은 하부 도전막을 노출시키는 개구부를 갖는다. 또한, 상부 희생막 패턴은 하부 희생막 패턴에 대해 식각 선택성을 갖는 물질, 바람직하게는 실리콘 산화막으로 형성한다. 이때, 상부 희생막 패턴은 저온 화학 기상 증착의 방법으로 형성하는 것이 바람직하다. 그 결과, 열적 부담없이 마스크 스페이서의 높이를 증가시킬 수 있기 때문에, 워드 라인과 소오스 라인 사이의 쇼트를 예방할 수 있다.

公开(公告)号：KR1020040023857A

公开(公告)日：2004-03-20

申请号：KR1020020055292

申请日：2002-09-12

Applicant: 삼성전자주식회사

Inventor： 조인수 ,  유재민 ,  전병구 ,  유준열 ,  이창엽

IPC: H01L21/8247

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: PURPOSE: A method for fabricating a non-volatile memory(NVM) device is provided to minimize thermal budget generated when a lower sacrificial layer is thickly formed, by forming an upper sacrificial layer made of a material like a silicon oxide layer having etch selectivity on the lower sacrificial layer. CONSTITUTION: A lower conductive layer is formed on a semiconductor substrate(100). A lower sacrificial layer pattern(135) having an opening exposing the lower conductive layer and an upper sacrificial layer pattern(145) are formed on the substrate including the lower conductive layer. A mask spacer(170) is formed on the sidewall of the upper and lower sacrificial layer patterns. The exposed lower conductive layer is etched by using the mask spacer and the upper sacrificial layer pattern as an etch mask so as to form a lower conductive layer pattern exposing the substrate. A plug conductive layer is formed to cover the front surface of the substrate including the lower conductive layer pattern. The plug conductive layer is planarization-etched until the lower sacrificial layer pattern is exposed, so that a source plug which fills a gap region between the mask spacers and is connected to the substrate is formed.

Abstract translation: 目的：提供一种用于制造非易失性存储器（NVM）器件的方法，用于通过形成由诸如具有蚀刻选择性的氧化硅层的材料制成的上牺牲层来最小化当下牺牲层厚度形成时产生的热预算 下牺牲层。 构成：在半导体衬底（100）上形成下导电层。 在包括下导电层的基板上形成具有暴露下导电层的开口的下牺牲层图案（135）和上牺牲层图案（145）。 掩模间隔物（170）形成在上和下牺牲层图案的侧壁上。 通过使用掩模间隔物和上牺牲层图案作为蚀刻掩模来蚀刻暴露的下导电层，以形成露出衬底的下导电层图案。 形成插塞导电层以覆盖包括下导电层图案的基板的前表面。 插塞导电层被平坦化蚀刻，直到下部牺牲层图案露出，从而形成填充掩模间隔物之间​​的间隙区域并与衬底连接的源极插塞。

公开(公告)号：KR1020020048613A

公开(公告)日：2002-06-24

申请号：KR1020000077825

申请日：2000-12-18

Applicant: 삼성전자주식회사

Inventor： 박광면 ,  조인수 ,  박병석 ,  안응용 ,  최영권

IPC: H01L21/324

Abstract: PURPOSE: An RTP(Rapid Thermal Processing) equipment is provided to check a malfunction of the equipment in itself by monitoring a tube temperature and a value of a pyrometer through supplying power to lamps without a monitoring wafer. CONSTITUTION: An RTP equipment(100) comprises a tube(110) formed with a material for penetrating a radiant energy, a circular plate-type susceptor(120) installed in the center of the tube(110), a series of thin and long tungsten-halogen lamps(130) covering around the tube(110), a thermal couple sensor(142) installed in the tube(110) for measuring a local temperature of the tube(110), a pyrometer(144) located beneath the susceptor(120), and a controller(146) sensing a change of an equipment condition by analyzing values from the thermal couple sensor(142) and the pyrometer(144), thereby sensing something wrong from the equipment without an extra monitoring wafer.

Abstract translation: 目的：提供RTP（快速热处理）设备，通过在没有监测晶片的情况下向灯供电而监测管温度和高温计值，来检查设备本身的故障。 构成：RTP设备（100）包括形成有用于穿透辐射能的材料的管（110），安装在管（110）的中心的圆板型基座（120），一系列薄且长的 覆盖在管（110）周围的卤钨灯（130），安装在管（110）中的用于测量管（110）的局部温度的热耦合传感器（142），位于基座下方的高温计 （120），以及控制器（146），通过分析来自热耦传感器（142）和高温计（144）的值来感测设备状态的变化，从而在没有额外的监视晶片的情况下感测到设备出错。

公开(公告)号：KR1020030075351A

公开(公告)日：2003-09-26

申请号：KR1020020014527

申请日：2002-03-18

Applicant: 삼성전자주식회사

Inventor： 조인수 ,  전성용

IPC: H01L21/76

Abstract: PURPOSE: An isolation method of a semiconductor device is provided to be capable of preventing the unstrip phenomenon of a nitride layer by adding a dry etching process after carrying out a CMP(Chemical Mechanical Polishing) process. CONSTITUTION: A trench(104) is formed at the upper portion of a semiconductor substrate(101) by using the first nitride layer(103) as a mask. After forming the first isolating layer(105) on the resultant structure, the second nitride layer(107) is formed at the upper portion of the first insulating layer. The second isolating layer(108) having a predetermined thickness, is formed at the resultant structure for carrying out a gap-fill process at the trench. A planarization process is carried out at the resultant structure for exposing the second isolating layer and the second nitride layer. A dry etching process is carried out at the exposed second isolating layer and the second nitride layer for remaining the predetermined portion of the first nitride layer. Then, the first nitride layer is completely removed by carrying out an etching process.

Abstract translation: 目的：提供半导体器件的隔离方法，以能够通过在进行CMP（化学机械抛光）工艺之后添加干法蚀刻工艺来防止氮化物层的脱落现象。 构成：通过使用第一氮化物层（103）作为掩模，在半导体衬底（101）的上部形成沟槽（104）。 在所得结构上形成第一隔离层（105）之后，在第一绝缘层的上部形成第二氮化物层（107）。 具有预定厚度的第二隔离层（108）在所得结构处形成，以在沟槽处进行间隙填充处理。 在用于暴露第二隔离层和第二氮化物层的所得结构下进行平坦化处理。 在暴露的第二隔离层和第二氮化物层处进行干蚀刻处理，以保留第一氮化物层的预定部分。 然后，通过进行蚀刻工艺完全除去第一氮化物层。

公开(公告)号：KR1020020051151A

公开(公告)日：2002-06-28

申请号：KR1020000080687

申请日：2000-12-22

Applicant: 삼성전자주식회사

Inventor： 최영권 ,  조인수 ,  안응용

IPC: H01L21/283

Abstract: PURPOSE: A formation method of a contact plug is provided to reduce a manufacturing cost and to improve a through-put by forming a titanium nitride as a barrier metal by only a thermal treatment of a titanium at a nitrogen gas or an ammonia gas atmosphere without an extra titanium nitride formation. CONSTITUTION: An insulating layer(220) is formed on a semiconductor substrate(200) having an active region(210). An insulating pattern having a contact hole(230) is formed by partially etching the insulating layer(220) to expose the active region(210). A titanium(240) having a defined thickness is formed on the resultant structure. By annealing the titanium(240) at N2 or NH3 gas atmosphere, a titanium silicide layer(240a) on the active region(210) and a titanium nitride(240b) as a barrier metal on the titanium(240) are simultaneously formed, thereby simplifying a contact plug formation processing.

Abstract translation: 目的：提供接触插塞的形成方法以降低制造成本，并且仅通过在氮气或氨气气氛下热处理钛而形成氮化钛作为阻挡金属来改善通孔，而没有 额外的氮化钛形成。 构成：在具有有源区（210）的半导体衬底（200）上形成绝缘层（220）。 通过部分蚀刻绝缘层（220）以暴露有源区（210）形成具有接触孔（230）的绝缘图案。 在所得结构上形成具有限定厚度的钛（240）。 通过在N 2或NH 3气体气氛下退火钛（240），同时形成有源区（210）上的硅化钛层（240a）和钛（240）上作为阻挡金属的氮化钛（240b），从而 简化接触塞形成处理。

公开(公告)号：KR1019990086357A

公开(公告)日：1999-12-15

申请号：KR1019980019301

申请日：1998-05-27

Applicant: 삼성전자주식회사

Inventor： 조인수

IPC: F16L15/00

Abstract: 본 발명은 배관라인 연결부에서 리크가 발생되는 것을 작업자가 육안으로 용이하게 확인할 수 있는 반도체장치 제조설비의 배관라인 연결용 커넥터에 관한 것이다.
본 발명은, 분리된 제 1 배관라인 및 제 2 배관라인을 서로 연결시키는 반도체장치 제조설비의 배관라인 연결용 커넥터에 있어서, 상기 커넥터 소정영역에 상기 제 1 배관라인 및 제 2 배관라인을 통과하는 특정물질의 리크(Leak)를 감지할 수 있는 리크감지수단이 구비되는 것을 특징으로 한다.
따라서, 작업자가 반도체장치 제조공정에 사용되는 케미컬 또는 가스의 리크를 용이하게 확인하여 신속하게 대처할 수 있는 효과가 있다.