Abstract:
A method and a system for recognizing a voice speaker are provided to accurately recognize a speaker and be resistant to a noise environment in recognizing a speaker. A voice detecting unit detects valid voice data from an inputted voice. A feature extracting unit extracts voice characteristics from the voice data. A feature converting unit(33) generates voice feature transform matrixes according to a PCA(Principle Component Analysis) and an LDA(Linear Discriminant Analysis) from the voice data, configures a hybrid voice feature transform matrix by combining the respective voice feature transform matrixes, and multiplies a matrix representing the voice feature to the hybrid voice feature conversion matrix to generate a final feature vector. A recognizing unit(35) generates a speaker model from the final feature vector to recognize a speaker in comparison with a previously stored general speaker model, and performs authentication on the recognized speaker.
Abstract:
본 발명은 다양한 음성 합성 기능을 구현한다. 이를 위해 본 발명은 클라이언트로부터 텍스트가 입력되면 입력된 텍스트를 분석하여 해당 합성기를 통해 음성 합성이 이루어지도록 제어하는 정합부와, 그 정합부의 제어하에 음성 합성을 수행하는 적어도 하나 이상의 합성기를 포함하여 구성되는 음성 합성 시스템을 구현한다. 그리고 본 발명은 음성 합성을 수행한 합성기로부터 합성 결과가 전달되면, 그 합성 결과에 배경음 또는 효과음을 적용할 수 있도록 하는 배경음 믹서와, 그 합성 결과에 음성 변조 효과를 줄 수 있도록 하는 변조 효과부를 더 구비한다. 이렇게 함으로써, 다양한 효과가 부여된 합성음을 출력하여 사용자에게 보다 유연하고 다양한 서비스를 제공할 수 있게 된다. 합성기, 음성 합성 시스템, 태그
Abstract:
본 발명은 지지부를 갖는 반도체 패키지 및 그를 이용한 적층 패키지에 관한 것으로, 반도체 칩의 크기 축소로 배선기판에서 반도체 칩이 차지하는 칩 실장 영역에 비해서 외곽 영역이 증가하면서 수지 봉합부를 에폭시 수지로 성형할 경우 휨이 심하게 발생되고, 수지 봉합부를 연질의 실리콘 계열의 수지로 형성할 경우 수지 봉합부에 내장된 본딩 와이어가 외부에서 작용하는 기계적인 스트레스에 의해 손상될 수 있다. 그리고 외곽 영역은 반도체 칩에 의해 지지되지 못하기 때문에, 패키지 제조 공정을 진행하는 과정에서 외곽 영역이 꺾이는 문제가 발생된다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 배선기판의 상부면에 반도체 칩이 실장되고, 반도체 칩 양쪽의 배선기판의 외곽 영역에 반도체 칩과 실질적으로 동일한 높이로 형성된 지지부를 갖는 반도체 패키지를 제공한다. 특히 배선기판 상부면의 지지부와 배선기판 하부면의 수지 봉합부는 에폭시 수지를 이용한 몰딩으로 형성된다. 본 발명은 또한 전술된 반도체 패키지를 적층한 적층 패키지를 제공한다. 비오씨(BOC), 휨, 솔더 접합, 몰딩, 적층
Abstract:
A speech synthesis system for providing various speech synthesis functions by controlling a plurality of synthesizers and a speech synthesis method thereof are provided to generate synthesized sound distinctively according to a user in case of an interactive system. A client unit(100) sets a text attribute to a text for speech synthesis and transmits a speech synthesis request message in a tag manner. A TTS(Text-To Speech) matching unit(110) analyzes a tag in the speech synthesis request message transmitted from the client unit and selects a corresponding synthesizer based on a result of the analysis. The TTS matching unit sends the text to be synthesized to the selected synthesizer, receives a synthesis result from the selected synthesizer and provides synthesized sound to the client unit. An integrated synthesis unit(140) includes one or more synthesizers for carrying out speech synthesis in response to a synthesis request from the TTS matching unit and outputting the synthesis result to the TTS matching unit.
Abstract:
본 발명은 반도체 소자의 전기적 연결 부분을 보호하는 엔캡슐런트의 형상을 제어하는 엔캡슐레이션 설비에 관한 것으로서, 엔캡슐레이션 공정이 진행될 반도체 소자를 공급하는 공급부, 공급부에 인접하며 공급부에서 공급된 반도체 소자의 엔캡슐레이션 공정이 진행되는 작업대, 작업대 상부에 위치하며 반도체 소자에 엔캡슐런트를 공급하는 디스펜서, 엔캡슐런트가 공급된 반도체 소자에 소정의 압력으로 공기를 불어주는 송풍부; 및 엔캡슐레이션 공정이 완료된 반도체 소자가 적재되는 적재부를 포함하는 반도체 소자의 엔캡슐레이션 설비를 제공한다. 반도체 소자, CSP(chip size package), 엔캡슐레이션(encapsulation), 엔캡슐런트(encapsulant), 송풍
Abstract:
본 발명의 음성 인식 시스템은, 외부로부터 화자의 음성을 독취하는 음성독취부, 독취된 음성을 음성인식부에서 제공되는 음성 입력 레벨에 따라 수신하여 음성인식부로 출력하는 음성레벨 제어부, 음성레벨 제어부에서 출력되는 음성으로부터 음성 인식에 필요한 음성 신호 구간을 검출하는 음성 검출부, 검출한 음성 신호 구간에 대해 임계값을 기준으로 음성 신호의 포화 여부를 결정하는 음성포화 검출부, 및 음성 신호 구간에 대해 음성 신호가 포화된 것으로 판단되면 음성레벨 제어부가 음성을 포화되지 않은 상태로 수신하도록 새로운 음성 입력 레벨을 결정하고 새로운 음성 입력 레벨 정보를 음성레벨 제어부로 출력하는 입력레벨 결정부를 갖는다. 음성, 입력 레벨, 자동 조절, 음성 인식, 포화, 음성 신호 구간
Abstract:
PURPOSE: A chip-level three-dimensional multichip package is provided to embody a multichip package not in a package level but in a chip level, by making chip selecting terminals automatically separated through a chip selecting pad formed in an integrated circuit device. CONSTITUTION: One chip selecting terminal(12a) is formed on a chip. (N-1) chip selecting pads are formed on the chip, adjacent to the chip selecting terminal. An insulation layer is formed on the chip. (N-1) metal interconnections are formed inside the insulation layer, connected to the respective chip selecting pads. A plurality of upper connecting terminals(22,22a) are formed on the insulation layer, connected to the respective metal interconnections. A plurality of lower connecting terminals(23,23a,23c) are formed under the chip, corresponding to the chip selecting terminal and the chip selecting pads. A plurality of trench interconnections connect the chip selecting terminal and the chip selecting pads with the respective lower connecting terminals, penetrating the chip. The first chip selecting pad adjacent to the chip selecting terminal is connected to the upper connecting terminal formed over the chip selecting terminal. The (N-1)th chip selecting pad is connected to the upper connecting terminal formed over the (N-2)th chip selecting pad. The upper connecting terminals are attached to the lower connecting terminals to form a stacked layer. The chip selecting terminals formed in the integrated circuit devices(110,120,130,140) are automatically separated and connected from/to the lower connecting terminals located in the lowermost position.
Abstract:
본 발명은 센터 패드형 반도체 패키지 소자, 특히 미세 피치 볼 그리드 어레이 패키지(fine pitch BGA pakage)를 제조하는 방법에 관한 것이다. 에지 패드형 칩을 사용한 미세 피치 볼 그리드 어레이 패키지는 종래에도 있으나, 센터 패드형 칩은 밀봉 공정과 관련하여 미충전 불량, 긴 작업 시간 등의 문제점이 있기 때문에 미세 피치 볼 그리드 어레이 패키지의 양산에 적용되지 못하고 있다. 본 발명은 이와 같은 종래의 문제점을 해결하기 위하여, 패키지 중앙부의 빔 리드 접합부를 1차 밀봉(34)하고 주변부를 2차 밀봉(35)하는 방법과, 커버 필름에 공기 배출구를 뚫어 중앙부의 공기가 빠져나가도록 하면서 중앙부와 주변부를 동시에 밀봉(85)하는 방법을 제공한다. 아울러, 커버 필름을 사용하지 않고 중앙부에 직접 수지를 인가하여 1차 밀봉(94)한 후 주변부를 2차 밀봉(95)하는 방법도 제공한다. 본 발명의 제조 방법은 또한 액상 수지가 충전되는 동안 진공을 인가하거나, 저점도의 액상 수지를 사용하여 작업 시간을 단축할 수 있다. 이와 같이, 본 발명은 종래의 밀봉 공정에 상존하는 문제점을 해결함으로써, 센터 패드형의 반도체 칩을 미세 피치 BGA 패키지에 실제적으로 적용할 수 있게 하며, 패키지 크기가 다른 유형들에 비해 훨씬 축소된 센터 패드형 패키지 소자에 대한 대량 양산의 길을 제공한다.