公开(公告)号：KR1020070029470A

公开(公告)日：2007-03-14

申请号：KR1020050084304

申请日：2005-09-09

Applicant: 삼성전자주식회사

Inventor： 이시훈 ,  도재천 ,  강사윤

IPC: H01L23/498

CPC classification number: H01L23/49833 ,  G02F1/13452 ,  H01L23/4985 ,  H01L24/86 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014

Abstract: A semiconductor package film and a display module applied with the same are provided to restrain the damage of an intermediate region due to a punching process on a semiconductor chip mounted on a semiconductor mount region by using a plurality of reinforcing members. A semiconductor package film consists of a base film and a plurality of reinforcing members. The base film(511) is composed of a plurality of semiconductor mount regions for mounting semiconductor chips, a plurality of metal line regions and a plurality of intermediate regions. The plurality of metal line regions are used for connecting electrically the semiconductor chips with an external device. The plurality of metal line regions are arranged adjacent to the semiconductor mount regions. The intermediate regions are arranged between the metal line regions. The plurality of reinforcing members(515) are attached to the other surface of the base film and opposite sides of the intermediate regions to intensify a tensile force of the intermediate region.

Abstract translation: 提供了一种半导体封装膜和一个应用该半导体封装膜的显示模块，以通过使用多个加强件来限制由安装在半导体安装区域上的半导体芯片上的冲压加工造成的中间区域的损坏。 半导体封装膜由基膜和多个加强构件组成。 基膜（511）由用于安装半导体芯片，多个金属线区域和多个中间区域的多个半导体安装区域构成。 多个金属线区域用于将半导体芯片与外部设备电连接。 多个金属线区域被布置成与半导体安装区域相邻。 中间区域布置在金属线区域之间。 多个加强构件（515）附接到基膜的另一个表面和中间区域的相对侧，以增强中间区域的张力。

公开(公告)号：KR100654338B1

公开(公告)日：2006-12-07

申请号：KR1020030069039

申请日：2003-10-04

Applicant: 삼성전자주식회사

Inventor： 이시훈 ,  김동한 ,  강사윤

IPC: H01L23/28

CPC classification number: H01L23/49572 ,  H01L23/3157 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/00 ,  H01L2224/05599

Abstract: 본 발명은 테이프 배선 기판과 그를 이용한 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 절연성 재질로 이루어진 베이스 필름; 및 상기 베이스 필름 상에 형성되고, 반도체 칩의 외측에 배치된 전극패드와 연결되는 제1 리드와 상기 반도체 칩의 내측에 배치된 전극패드와 연결되는 제2 리드가 형성된 배선패턴층을 포함하는 테이프 배선 기판, 및 상기 테이프 배선 기판과 침 범프를 통해 전기적으로 접합되는 반도체 칩을 포함하는 반도체 칩 패키지에 관한 것이다. 여기서, 상기 전극패드와 접합하는 상기 리드의 연결부분은 상기 리드의 다른 부분보다 더 큰 너비를 가진다.
본 발명에 따르면, 리드와 전극패드간의 간격을 더욱 좁힐 수 있어서, 파인피치화된 반도체 장치의 구현이 가능하다.
TAB(Tape Automated Bonding), 리드(lead), 배선패턴, 범프, 파인피치(fine pitch)

公开(公告)号：KR1020060058955A

公开(公告)日：2006-06-01

申请号：KR1020040098010

申请日：2004-11-26

Applicant: 삼성전자주식회사

Inventor： 정예정 ,  김동한 ,  강사윤

IPC: H01L23/48 ,  H01L23/12 ,  H01L23/485

CPC classification number: H01L23/49838 ,  H01L21/4839 ,  H01L23/49572 ,  H01L23/4985 ,  H01L24/13 ,  H01L24/17 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: A semiconductor chip, having an active surface including a peripheral area and a central area, presents a connection area formed on a portion of the peripheral area. The semiconductor chip includes output pads formed in the peripheral area of the active surface and input pads formed in the central area of the active surface. The input pads may be connected to wiring patterns of a TAB tape passing over the connection area.

Abstract translation: 具有包括周边区域和中心区域的活性表面的半导体芯片具有形成在周边区域的一部分上的连接区域。 半导体芯片包括形成在有源表面的周边区域中的输出焊盘和形成在有源表面的中心区域中的输入焊盘。 输入焊盘可以连接到通过连接区域的TAB磁带的布线图案。

公开(公告)号：KR100580329B1

公开(公告)日：2006-05-16

申请号：KR1020040048184

申请日：2004-06-25

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  강사윤 ,  최경세 ,  이충선

IPC: G02F1/1345

CPC classification number: H01L24/32 ,  H01L21/563 ,  H01L23/49811 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/16225 ,  H01L2224/26175 ,  H01L2224/27013 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/83051 ,  H01L2224/83385 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H05K3/0032 ,  H05K3/323 ,  H05K3/4007 ,  H05K2201/0367 ,  H05K2201/09036 ,  H05K2201/09045 ,  H05K2201/10674 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 본 발명은 범프가 형성된 배선 필름, 이를 이용한 필름 패키지 및 그 제조 방법에 관한 것이다. 본 발명은 집적회로 칩에 칩 범프를 형성하는 대신에 배선 필름 위에 필름 범프를 형성한다. 필름 범프는 배선 필름의 제조 공정에서 단지 베이스 필름을 부분적으로 식각하여 돌출부를 더 형성하는 것만으로 구현 가능하다. 따라서 본 발명은 배선 필름과 필름 패키지의 제조 공정을 단순화하고 제조 비용을 감소시킬 수 있다. 또한, 본 발명은 베이스 필름을 음각 방식으로 식각하여 범프용 돌출부를 형성하기 때문에 범프의 높이가 배선 필름의 두께보다 높지 않고 범프로 인한 높이 증가가 발생하지 않는다.
배선 필름, 필름 패키지, 필름 범프, 베이스 필름 부분 식각, 레이저 식각

公开(公告)号：KR100568224B1

公开(公告)日：2006-04-07

申请号：KR1020030077570

申请日：2003-11-04

Applicant: 삼성전자주식회사

Inventor： 손대우 ,  강사윤 ,  이관재

IPC: H01L21/60

CPC classification number: H01L23/552 ,  H01L23/4985 ,  H01L23/50 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K1/0393 ,  H05K2201/09772 ,  H05K2201/10681 ,  Y10T29/49121 ,  H01L2224/05599

Abstract: 본 발명은 전자파 방해(ElectroMagnetic Interference; EMI)를 억제할 수 있고 안정된 전원 전압을 공급할 수 있는 테이프 배선 기판 및 그를 포함하는 반도체 장치에 관한 것이다. 본 발명의 일실시예에 따른 테이프 배선 기판은 절연성 필름, 상기 절연성 필름 상의 적어도 상기 전자 소자의 실장 영역에 형성되고, 전자 소자의 실장 영역을 정의하며, 상기 전자 소자에 전기적 신호를 전달하며, 접지 전극을 포함하는 배선 패턴 및 상기 접지 전극을 제외한 나머지 배선 패턴과 절연되어 상기 절연성 필름 상에 형성되고, 상기 접지 전극과 연결되는 접지 전극 패턴을 포함한다.
접지 전극, 전자파 방해(Eletro Magnetic Interference; EMI), 절연성 필름

公开(公告)号：KR1020060005867A

公开(公告)日：2006-01-18

申请号：KR1020040054855

申请日：2004-07-14

Applicant: 삼성전자주식회사

Inventor： 강석채 ,  이시훈 ,  강사윤 ,  김동한 ,  임윤혁 ,  김구성

IPC: H01L23/10

CPC classification number: H01L23/3675 ,  H01L23/13 ,  H01L24/48 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/12044 ,  H01L2924/15312 ,  H01L2924/19041 ,  H01L2924/3025 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 개시되는 본 발명의 반도체 패키지는 반도체 칩, 배선 패턴이 형성된 회로 기판, 그리고 상기 회로 기판의 개구부를 통해 삽입되며 상기 개구부를 통해 삽입된 부분에 상기 반도체 칩이 놓이는 구조를 가지는 금속 구조물을 포함한다. 반도체 칩이 직접 상기 금속 구조물과 접촉하여 열적 특성이 향상되고 또한 상기 회로 기판이 상기 금속 구조물에 의해서 지지되어 패키지의 기계적 안정성을 높일 수 있다.
반도체 패키지, DMD, PGA 패키지

Abstract translation: 本发明的半导体封装中公开了通过在半导体芯片和电路板的布线图案插入被形成，并且在所述电路板的开口包括具有其中半导体芯片被放置在插入部穿过所述开口的结构的金属结构。 半导体芯片直接接触金属结构以改善热性能，并且电路板由金属结构支撑以增强封装的机械稳定性。

公开(公告)号：KR1020050015422A

公开(公告)日：2005-02-21

申请号：KR1020030054221

申请日：2003-08-05

Applicant: 삼성전자주식회사

Inventor： 강사윤 ,  김동한 ,  정예정

IPC: G02F1/1345

CPC classification number: G02F1/13452 ,  H01L23/5387 ,  H01L2224/16 ,  H01L2924/07811 ,  H05K1/118 ,  H05K1/147 ,  H05K2201/068 ,  H05K2201/10681 ,  H01L2924/00

Abstract: PURPOSE: An inexpensive flexible film package module and a method for manufacturing the flexible film package module are provided to reduce the manufacturing cost of a flexible film package and produce a small LCD(Liquid Crystal Display) by connecting a cheap FPC(Flexible Printed Circuit) insulating substrate and a polyimide substrate and using the connected substrate as a tape film. CONSTITUTION: An inexpensive flexible film package module includes a plurality of semiconductor packages(100') and an inexpensive input terminal connector(150). Each semiconductor package includes the first insulating substrate made of polyimide, a chip paddle formed on the first insulating substrate, a semiconductor chip mounted on the chip paddle, an input circuit pattern formed on the first insulating substrate to connect a circuit pattern in the chip paddle to a printed circuit board, and an output circuit pattern formed on the first insulating substrate to connect the circuit pattern in the chip paddle to a glass panel(300). The input terminal connector is connected to the input circuit pattern and includes the second insulating substrate made of a material cheaper than the first insulating substrate and a common input circuit pattern formed on the second insulating substrate, electrically connected to the input circuit patterns of the semiconductor packages and finally connected to the printed circuit board.

Abstract translation: 目的：提供一种廉价的柔性膜封装模块和制造柔性膜封装模块的方法，以通过连接便宜的FPC（柔性印刷电路）来降低柔性膜封装的制造成本并生产小型LCD（液晶显示器） 绝缘基板和聚酰亚胺基板，并且使用连接的基板作为带膜。 构成：廉价的柔性膜封装模块包括多个半导体封装（100'）和便宜的输入端子连接器（150）。 每个半导体封装包括由聚酰亚胺制成的第一绝缘基板，形成在第一绝缘基板上的芯片焊盘，安装在芯片焊盘上的半导体芯片，形成在第一绝缘基板上的输入电路图案，以连接芯片焊盘中的电路图案 印刷电路板和形成在第一绝缘基板上的输出电路图案，以将芯片桨叶中的电路图案连接到玻璃面板（300）。 输入端子连接器连接到输入电路图案，并且包括由比第一绝缘基板便宜的材料制成的第二绝缘基板和形成在第二绝缘基板上的公共输入电路图案，电连接到半导体的输入电路图案 封装，最后连接到印刷电路板。

公开(公告)号：KR1020030089288A

公开(公告)日：2003-11-21

申请号：KR1020020027440

申请日：2002-05-17

Applicant: 삼성전자주식회사

Inventor： 권용환 ,  강사윤

IPC: H01L21/60

CPC classification number: H01L24/10 ,  H01L24/13 ,  H01L2224/05155 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/10126 ,  H01L2224/13 ,  H01L2224/13016 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/81903 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19042 ,  H01L2924/00014 ,  H01L2224/29099 ,  H01L2924/00

Abstract: PURPOSE: A bump of a semiconductor chip, a manufacturing method thereof, and a COG package using the same are provided to be capable of preventing electrical short when mounting a semiconductor chip on a PCB(Printed Circuit Board) even though the interval between metal pads of the semiconductor chip is considerably narrow. CONSTITUTION: A predetermined integrated circuit device is formed at a semiconductor chip(100). A plurality of metal pads(180) are formed at the upper portion of the semiconductor chip. A sidewall insulating layer(210) is formed for enclosing the metal pads. At this time, the sidewall insulating layer has a contact at the center portion. The contact is filled with a metal bump, wherein the metal bump is electrically connected with the metal pad. Preferably, the sidewall insulating layer is made of a polymide layer or epoxy.

Abstract translation: 目的：提供半导体芯片的凸块，其制造方法和使用其的COG封装，以便在将半导体芯片安装在PCB（印刷电路板）上时能够防止电气短路，即使金属焊盘 的半导体芯片相当窄。 构成：在半导体芯片（100）上形成预定的集成电路器件。 在半导体芯片的上部形成有多个金属焊盘（180）。 形成侧壁绝缘层（210）以封闭金属焊盘。 此时，侧壁绝缘层在中心部分具有接触。 接触件填充有金属凸块，其中金属凸块与金属垫电连接。 优选地，侧壁绝缘层由聚酰亚胺层或环氧树脂制成。

公开(公告)号：KR1020030045938A

公开(公告)日：2003-06-12

申请号：KR1020010075867

申请日：2001-12-03

Applicant: 삼성전자주식회사

Inventor： 권동휘 ,  강사윤 ,  송윤흡 ,  이진혁

IPC: H01L21/60

CPC classification number: H01L24/13 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05552 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/13099 ,  H01L2924/0001 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014

Abstract: PURPOSE: A semiconductor device having a bonding pad and a fabricating method thereof are provided to prevent the exposure of an inter-metal dielectric layer by inserting the second conductive plug between a center portion of the first metal pad and a center portion of the second metal. CONSTITUTION: The first metal pad(55a) is formed on an upper surface of a semiconductor substrate. An inter-metal dielectric layer is formed on a front surface of the semiconductor substrate having the first metal pad. The inter-metal dielectric layer includes the first via hole(58a) for exposing the first region of the first metal pad and the second via hole(58b) for exposing the second region of the first metal pad. The first conductive plug(59a) is used for filling the first via hole. The second conductive plug(59b) is used for filling the second via hole. The second metal pad(61a) is formed on the semiconductor substrate.

Abstract translation: 目的：提供具有接合焊盘及其制造方法的半导体器件，以通过将第二导电插头插入在第一金属焊盘的中心部分和第二金属的中心部分之间来防止金属间电介质层的暴露 。 构成：第一金属焊盘（55a）形成在半导体衬底的上表面上。 在具有第一金属焊盘的半导体衬底的前表面上形成金属间介电层。 金属间介电层包括用于暴露第一金属焊盘的第一区域的第一通孔（58a）和用于暴露第一金属焊盘的第二区域的第二通孔（58b）。 第一导电插塞（59a）用于填充第一通孔。 第二导电塞（59b）用于填充第二通孔。 第二金属焊盘（61a）形成在半导体衬底上。

公开(公告)号：KR1020010105769A

公开(公告)日：2001-11-29

申请号：KR1020000026666

申请日：2000-05-18

Applicant: 삼성전자주식회사

Inventor： 장동현 ,  강사윤

IPC: H01L23/52

CPC classification number: H01L2224/11

Abstract: 본 발명은 기계적 응력에 대한 취약 부분이 보강되고, 솔더 볼 접합성을 좋게 하여 패키지 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)와 그 제조 방법에 관한 것으로서, 집적회로가 형성된 반도체 기판에 덮여진 보호막 상의 기계적 충격에 취약한 특정 영역에 응력 완충층(stress buffer layer)이 형성되고, 칩 패드를 개방시키며 응력 완충층과 보호막을 덮는 폴리이미드층과, 그 폴리이미드층과 개방된 칩 패드의 영역에 UBM층을 형성하고, 그 UBM층 상에 금속배선을 형성하며, 금속배선이 개방되도록 폴리이미드층과 금속배선을 덮는 절연층을 형성하고, 금속배선의 개방된 부분에 외부 접속 단자가 접합되는 것을 특징으로 한다. 이에 따르면, 기존의 칩 스케일 패키지에 비하여 구조와 형상이 단순하고, 웨이퍼 상태에서 패키지 조립 공정이 완료되어 크기의 소형화와 신호처리의 고속화 및 저렴한 제조 비용을 구현할 수 있다. 특히, 기계적 응력이 취약한 부분에 형성되는 응력 완충층에 의해 기계적 손상이 감소될 수 있으며, 외부 접속 단자로서 사용되는 솔더 범프 접합에 대한 신뢰성이 향상된다. 따라서, 칩 스케일 패키지의 장기적인 신뢰성의 증가에 크게 기여할 수 있다.