公开(公告)号：KR1020060081105A

公开(公告)日：2006-07-12

申请号：KR1020050001536

申请日：2005-01-07

Applicant: 재단법인서울대학교산학협력재단

Inventor： 서광석 ,  송생섭

IPC: H01L21/60

CPC classification number: H01L23/49872 ,  H01L23/49816 ,  H01L23/66 ,  H01L2224/13 ,  H01L2924/3511

Abstract: 본 발명은 Si-범프를 이용한 마더보드 및 그 제조 방법에 관한 것으로서, 실리콘 기판에서, 플립 칩(패키지 방법 중 하나) 본딩용 범프가 놓일 패드 부분에 보호막을 코팅한 후, 상기 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프를 형성하는 제1 단계; 상기 Si-범프가 형성된 실리콘 기판의 전면을 BCB로 코팅하여 평탄화시키는 제2 단계; 및 상기 Si-범프 위에 코팅된 BCB를 에칭하는 제3 단계를 포함한다. 본 발명에 따르면, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법을 제공할 수 있다.

公开(公告)号：KR1020100015048A

公开(公告)日：2010-02-12

申请号：KR1020080075933

申请日：2008-08-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 서광석 ,  장경철

IPC: H01L29/812

Abstract: PURPOSE: A potential well barrier transistor is provided to increase the gate Schottky turn-on voltage by using a barrier using a potential well barrier. CONSTITUTION: A buffer layer(600) is formed on a substrate. A first barrier(700) is formed on the buffer layer. A channel layer(800) is formed on the first barrier. A second barrier(900) is formed on a channel layer. The second barrier has a potential well. The second barrier is formed with the first-third semiconductor layers. The first and the third semiconductor layer are formed with a bandgap material. The second semiconductor layer is formed with the narrow bandgap material. A cap layer(1000) is formed on the second barrier.

Abstract translation: 目的：提供一种势垒阱晶体管，以通过使用势垒屏障来增加栅极肖特基导通电压。 构成：在衬底上形成缓冲层（600）。 在缓冲层上形成第一屏障（700）。 在第一屏障上形成通道层（800）。 第二屏障（900）形成在通道层上。 第二个障碍有潜力。 第二阻挡层由第一至第三半导体层形成。 第一和第三半导体层由带隙材料形成。 第二半导体层由窄带隙材料形成。 在第二屏障上形成盖层（1000）。

公开(公告)号：KR1020090089495A

公开(公告)日：2009-08-24

申请号：KR1020080014683

申请日：2008-02-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 서광석 ,  맹지민

IPC: H01L27/108 ,  H01L21/306

CPC classification number: H01L28/82 ,  H01L21/3083

Abstract: A metal-insulator-metal capacitor embedded to a multichip module and a manufacturing method thereof are provided to obtain high efficiency without an additional process by securing high capacity. A mask pattern for a metal-insulator-metal capacitor is formed on a silicon substrate(300). The substrate is wet-etched. The mask pattern is removed. A lower metal layer(301), an insulating layer(302), and an upper metal layer(303) are successively formed on the etched area. The mask pattern has a net shape aligning a plurality of square windows. The mask pattern is made of the nitride film or oxide film.

Abstract translation: 提供嵌入多芯片模块的金属绝缘体金属电容器及其制造方法，以通过确保高容量而无需额外的工艺来获得高效率。 在硅衬底（300）上形成用于金属 - 绝缘体 - 金属电容器的掩模图案。 将基底湿式蚀刻。 去除掩模图案。 在蚀刻区域上依次形成下金属层（301），绝缘层（302）和上金属层（303）。 掩模图案具有对齐多个方形窗口的净形状。 掩模图案由氮化物膜或氧化物膜制成。

公开(公告)号：KR100832923B1

公开(公告)日：2008-06-02

申请号：KR1020070067426

申请日：2007-07-05

Applicant: 재단법인서울대학교산학협력재단

Inventor： 서광석 ,  김형태

IPC: H01L29/88

CPC classification number: H01L27/0788 ,  H01L29/882

Abstract: A literal gate using a resonant tunneling diode is provided to miniaturize a circuit size and to simply a manufacturing process. A literal gate using a resonant tunneling diode includes an input terminal(310) and an output terminal(320). An output of the input terminal is used as an input value of the output terminal. The literal gate determines an output value according to the input value. The input terminal includes a resistor and a resonant tunneling diode(RTD), which are connected to each other in series. The output terminal includes a plurality of resonant tunneling diodes(RTDA,RTDB), which determine the output value by using a clock signal as a control signal. The plurality of resonant tunneling diodes are connected to each other in parallel.

Abstract translation: 提供了使用谐振隧道二极管的文字门以使电路尺寸小型化和简单地制造工艺。 使用谐振隧道二极管的文字门包括输入端（310）和输出端（320）。 输入端子的输出用作输出端子的输入值。 文字门根据输入值确定输出值。 输入端子包括串联连接的电阻器和谐振隧道二极管（RTD）。 输出端子包括通过使用时钟信号作为控制信号来确定输出值的多个谐振隧道二极管（RTDA，RTDB）。 多个谐振隧道二极管并联连接。

公开(公告)号：KR100681842B1

公开(公告)日：2007-02-12

申请号：KR1020050118039

申请日：2005-12-06

Applicant: 재단법인서울대학교산학협력재단

Inventor： 연성진 ,  서광석

IPC: H01L21/336 ,  B82Y40/00

Abstract: A T-type gate electrode and a method for forming the same are provided to control easily a fine CD(Critical Dimension) of the gate electrode itself without the generation of short by using a dummy gate layer. An electronic beam resist pattern is formed on a semiconductor substrate with a buffer layer, a barrier layer, a second etch stop layer, a dummy gate layer, a first etch stop layer, a cap layer and a passivation layer(S101). The passivation layer is selectively removed by using first etching process(S102). The cap layer and the first etch stop layer are selectively removed by using second etching process(S103). A gate mask is formed in the cap layer and the first etch stop layer(S104). A recess etching process is performed on the dummy gate layer(S105). A metal film for a gate electrode is deposited on the gate mask(S106).

Abstract translation: 提供了一种T型栅电极及其形成方法，以通过使用伪栅极层而容易地控制栅电极本身的精细CD（临界尺寸），而不会产生短路。 在具有缓冲层，势垒层，第二蚀刻停止层，伪栅极层，第一蚀刻停止层，覆盖层和钝化层的半导体衬底上形成电子束抗蚀剂图案（S101）。 通过使用第一蚀刻工艺选择性地去除钝化层（S102）。 通过使用第二蚀刻工艺选择性地去除顶盖层和第一蚀刻停止层（S103）。 在盖层和第一蚀刻停止层中形成栅极掩模（S104）。 在伪栅极层上执行凹槽蚀刻工艺（S105）。 在栅极掩模上沉积用于栅电极的金属膜（S106）。

公开(公告)号：KR100652554B1

公开(公告)日：2006-12-01

申请号：KR1020050001536

申请日：2005-01-07

Applicant: 재단법인서울대학교산학협력재단

Inventor： 서광석 ,  송생섭

IPC: H01L21/60

CPC classification number: H01L23/49872 ,  H01L23/49816 ,  H01L23/66 ,  H01L2224/13 ,  H01L2924/3511

Abstract: 본 발명은 Si-범프를 이용한 마더보드 및 그 제조 방법에 관한 것으로서, 실리콘 기판에서, 플립 칩(패키지 방법 중 하나) 본딩용 범프가 놓일 패드 부분에 보호막을 코팅한 후, 상기 플립 칩 본딩용 범프가 놓일 패드를 제외한 부분을 소정 깊이만큼 에칭하여 Si-범프를 형성하는 제1 단계; 상기 Si-범프가 형성된 실리콘 기판의 전면을 BCB로 코팅하여 평탄화시키는 제2 단계; 및 상기 Si-범프 위에 코팅된 BCB를 에칭하는 제3 단계를 포함한다. 본 발명에 따르면, 패키지 구조에서 발생하는 기생모드 입사를 로시한 실리콘 기판을 사용해서 억제하고 BCB와 같은 유전체를 로시한 실리콘 기판에 코팅하여 로시한 실리콘 기판에서도 우수한 전송 특성을 갖는 전송선을 제작 가능하게 하며, BCB의 작은 유전상수로 인해서 마더보드와 칩 사이의 근접 효과를 줄이는 동시에, 플립 칩 본딩용 범프를 칩과 CTE(3 ppm/℃)가 거의 비슷하고, 열전도도(150 W/m°K)가 큰 Si-범프에 위치시켜서 플립 칩 본딩 구조의 신뢰도를 향상시키며 칩 동작시 발생하는 열을 효과적으로 제거할 수 있는 Si-범프를 이용한 마더보드 및 그 제조 방법을 제공할 수 있다.

Abstract translation: 本发明涉及到母板，并使用SI-凸块的制造方法，在硅衬底，在键合焊盘部分上涂覆保护膜后的倒装芯片（单程包）被放置凸块的倒装芯片接合凸块 第一步骤，通过蚀刻硅衬底的除了要铺设预定深度的焊盘之外的部分来形成硅凸块; 用BCB涂覆Si凸块形成的硅衬底的整个表面以平坦化表面的第二步骤; 第三步是蚀刻涂在硅凸块上的BCB。 根据本发明，可以通过使用硅衬底罗西寄生模式事件中的封装结构存在的抑制，它创建一个硅衬底上具有在硅衬底罗西优异的传输特性由一个介电涂层罗西传输线，如BCB 以及，图由于BCB的小介电常数，同时减少在主板和芯片之间的邻近效应，倒装芯片接合凸块芯片与CTE为（为3 ppm /℃）是大约相同的，且热导率（150W / M＆度; k ）可以被提供给主板和通过将一个大的SI-凸点提高倒装芯片接合结构的可靠性，能有效去除芯片运行期间产生的热使用SI-凸块的制造方法。