-
公开(公告)号：KR101341040B1
公开(公告)日：2013-12-11
申请号：KR1020080122874
申请日：2008-12-05
Applicant: 한국전자통신연구원
Abstract: 본 발명은 순차회로, 집적회로 및 순차회로의 구동 방법에 관한 것으로서, 본 발명의 일면에 따른 순차회로는, 동작중에 저장된 상태 변수를 이용하여 새로운 상태 변수를 생성하는 조합 로직 및 상기 상태 변수를 상기 조합 로직으로 제공하고, 상기 새로운 상태 변수를 저장하는 비휘발성 메모리 소자를 포함하되, 상기 비휘발성 메모리 소자는 비휘발성 메모리와, 상기 동작중에 상기 비휘발성 메모리에 저장된 상기 상태 변수를 독출하여 상기 조합 로직으로 제공하는 읽기 회로와, 상기 비휘발성 메모리에 상기 새로운 상태 변수를 기입하는 쓰기 회로를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 순차회로, 집적회로는 순차회로, 집적회로에 사용되는 모든 메모리 소자를 비휘발성 메모리소자로 대치함으로써, 전원의 차단과 재인가시에 상태 변수의 대피 및 복원에 따른 복잡한 절차를 없애고 빠른 전원 차단과 전원 재인가가 가능한 것을 특징으로 한다.
순차회로, 비휘발성 메모리-
公开(公告)号：KR1020120072251A
公开(公告)日：2012-07-03
申请号：KR1020100134089
申请日：2010-12-23
Applicant: 한국전자통신연구원
CPC classification number: G06F9/30141 , G06F9/38 , G06F9/06
Abstract: PURPOSE: A structure of an asynchronous register file and an operation method thereof are provided to perform fast register processing by operating all operations of a register file in parallel. CONSTITUTION: A request signal distributing unit(110) transfers a register operation signal to a register module(120) according to request signals. The register module processes data of the register based on the register operation signal and generates response signals. A response signal distributing unit(130) generates output response signals.
Abstract translation: 目的：提供异步寄存器文件的结构及其操作方法，通过并行操作寄存器文件的所有操作来执行快速寄存器处理。 构成：请求信号分配单元根据请求信号将寄存器操作信号传送到寄存器模块（120）。 寄存器模块基于寄存器操作信号处理寄存器的数据并产生响应信号。 响应信号分配单元（130）产生输出响应信号。
-
公开(公告)号：KR101004670B1
公开(公告)日：2011-01-04
申请号：KR1020080120596
申请日：2008-12-01
Applicant: 한국전자통신연구원
Abstract: 본 발명은 파워 게이팅 회로 및 이를 포함하는 반도체 회로에 관한 것으로서, 본 발명의 일면에 반도체 회로는, 전원 전압을 인가받아 입력신호를 처리하고, 처리완료신호를 출력하는 로직 블록과, 로직 블록에 전원 전압을 인가하기 위해 제1 레벨의 요청신호를 제공하고, 요청신호에 대한 응답신호를 입력받으면 제2 레벨의 요청신호를 제공하는 컨트롤러 및 제1 레벨의 요청신호를 제공받아 전원 전압을 로직 블록으로 인가하고, 처리완료신호가 출력되면 응답 신호를 컨트롤러로 제공하고, 제2 레벨의 요청신호를 제공받아 전원 전압을 차단하는 파워 게이팅 회로를 포함하는 것을 특징으로 한다.
파워 게이팅 회로, 반도체 장치-
Patent Agency Ranking
公开(公告)号：KR1020100060616A
公开(公告)日：2010-06-07
申请号：KR1020080119279
申请日：2008-11-28
Applicant: 한국전자통신연구원
IPC: H04L7/00
CPC classification number: H04L25/4923
Abstract: PURPOSE: A data transmitting device, a data receiving device, a data transmitting system, and a data transmitting method are provided to transmit data by using a data transmitting method unaffected by delay which supports the 2-phase handshake protocol. CONSTITUTION: A data transmitter(100) generates a data signal in a Non-Return-to-Zero form which is classified into the binary value of 0 and the binary value of 1 due to a request signal and the transition point of the request signal. An encoder is applied with the request signal and the data signal. The encoder, by computing the request signal and the data signal, changes the binary value of 0, the binary value of 1, and a current binary value which is equal to the previous binary value, into different current levels.
Abstract translation: 目的：提供数据发送装置，数据接收装置，数据发送系统和数据发送方法，通过使用不受支持二阶段握手协议的延迟影响的数据发送方式来发送数据。 构成：数据发送器（100）以非归零形式生成数据信号，该数据信号由于请求信号和请求信号的转变点而被分类为二进制值0和二进制值1 。 编码器应用请求信号和数据信号。 编码器通过计算请求信号和数据信号，将二进制值0，二进制值1和等于先前二进制值的当前二进制值改变为不同的电流电平。
-
公开(公告)号：KR1020090065086A
公开(公告)日：2009-06-22
申请号：KR1020070132526
申请日：2007-12-17
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: A sensor node based on an event for low power and an operation method thereof are provided to completely remove a clock which largely affects energy consumption of standby time through an asynchronous design method, thereby minimizing energy consumption. An event sensing unit(410) transmits sensing data obtained through request/response events to an event data processing unit(430). An event transceiving unit(420) delivers the received transmitted data to the event data processing unit. The event transceiving unit transmits an event processing result to the outside. The event data processing unit processes the transmitted sensing data and transmission data.
Abstract translation: 提供基于低功率事件的传感器节点及其操作方法，以通过异步设计方法完全去除大大影响待机时间的能量消耗的时钟，从而最小化能量消耗。 事件感测单元（410）将通过请求/响应事件获得的感测数据发送到事件数据处理单元（430）。 事件收发单元（420）将接收到的发送数据传送到事件数据处理单元。 事件收发单元将事件处理结果发送到外部。 事件数据处理单元处理所发送的感测数据和发送数据。
-
公开(公告)号：KR1020090043384A
公开(公告)日：2009-05-06
申请号：KR1020070109206
申请日：2007-10-29
Applicant: 한국전자통신연구원
CPC classification number: G06F9/30003
Abstract: 본 발명은 이벤트 처리 명령어 세트에 기반한 마이크로프로세서에 관한 것으로서, 명령어 세트 구조에 구비된 이벤트 처리 명령어 세트에 따라 이벤트를 제어하기 위한 이벤트레지스터와, 외부에서 발생하는 이벤트를 상기 마이크로프로세서 내부로 전달하기 위한 이벤트제어기를 포함하여, 상기 마이크로프로세서가 프로그램의 수행을 위해 해독된 명령어가 이벤트 처리 명령어이면 마이크로프로세서의 동작을 중지함으로써 불필요한 전력 소모를 줄이고, 또한 외부의 이벤트 발생시 상기 이벤트레지스터와 상기 이벤트제어기의 동작에 따라 상기 마이크로프로세서를 즉시 재가동함으로써 정상적인 프로그램 수행을 재개할 수 있어 인터럽트 대기 기간에 소모되는 불필요한 전력 소모를 절감하는 효과가 있다.
ISA, 이벤트 처리 명령어 세트, 마이크로프로세서-
公开(公告)号：KR100591243B1
公开(公告)日：2006-06-19
申请号：KR1020030096040
申请日：2003-12-24
Applicant: 한국전자통신연구원
IPC: G06F13/00
CPC classification number: G06F13/4027
Abstract: 본 발명은 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법에 관한 것으로, 고속의 병렬버스를 사용하는 시스템에 복수개의 저속 주변장치를 접속할 경우 저속 주변장치를 접속하기 위한 기존의 병렬 버스 시스템을 직렬 버스화 함으로써, 병렬 버스의 버스폭을 줄임과 동시에 저속 주변장치의 접속 응답 시간을 개선하고, 주변장치 연결 버스 시스템의 동시 천이 빈도를 줄여 전체 시스템의 성능을 향상할 수 있는 효과가 있다.
병렬 버스, 직렬 버스, 온-칩 직렬 주변장치 버스, 점대점 연결, 온-칩 직렬 주변장치 제어기-
公开(公告)号：KR100452640B1
公开(公告)日：2004-10-14
申请号：KR1020020069556
申请日：2002-11-11
Applicant: 한국전자통신연구원
CPC classification number: H04L1/0061 , H04L1/0045 , H04L49/90 , H04L49/9063
Abstract: A device for effectively and economically receiving a packet by eliminating temporary memory and a memory controller. The apparatus includes an inspection logic circuit for inspecting data units as soon as they arrive in order to find an error included in the packet and generating control signals according to a result of inspecting a data unit; a multiplexer for receiving data units and distributing the received data units as soon as the data units have arrived; and FIFO memories for receiving the data unit, storing the data unit in a corresponding one of FIFO memories and either deleting or completing storing data units according to the control signals from the inspection logic circuit. The present invention can reduce manufacturing cost of the device by eliminating a temporary memory and a memory controller for the temporary memory and can also reduce processing time.
Abstract translation: 一种通过消除临时存储器和存储器控制器来有效且经济地接收数据包的设备。 该设备包括：检查逻辑电路，用于一旦数据单元到达就检查数据单元，以便发现包中包含的错误并根据检查数据单元的结果产生控制信号; 多路复用器，用于一旦数据单元到达就接收数据单元并分配接收到的数据单元; 以及FIFO存储器，用于接收数据单元，将数据单元存储在相应的一个FIFO存储器中，并根据来自检查逻辑电路的控制信号删除或完成存储数据单元。 本发明可以通过消除用于临时存储器的临时存储器和存储器控制器来降低设备的制造成本，并且还可以减少处理时间。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.03 seconds)
