-
公开(公告)号：KR101259556B1
公开(公告)日：2013-04-30
申请号：KR1020080131305
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G06F13/4217 , Y02D10/14 , Y02D10/151
Abstract: 버스 데이터의 전송 방법 및 그 장치가 개시된다. 기존 대부분의 버스 통신 규약들은 버스 신호를 크게 주소 버스, 제어 버스, 데이터 버스 이렇게 3가지 그룹으로 구분을 하고 데이터를 전송할 때 첫 번째 버스 싸이클에 데이터의 주소 (어드레스) 및 제어 정보를 전송하고 그 다음 버스 싸이클부터 본격적으로 데이터를 전송하는 통신방법을 취한다. 기존 버스 통신 방식은 데이터 전송이 진행되는 동안 연속되는 데이터의 값에 중복이 발생하더라도 그대로 모두 전송할 수밖에 없기 때문에 비효율적이다. 따라서, 데이터 전송 중에 아무런 기능을 하지 않는 제어신호 버스를 활용하여 비효율적이고 전력소모 절감 및 저 하드웨어 비용을 가능하도록 하는 버스 데이터의 전송 방법 및 그 장치가 개시된다.
데이터 압축, 저전력 버스-
公开(公告)号：KR100902332B1
公开(公告)日：2009-06-12
申请号：KR1020070026820
申请日：2007-03-19
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단 , 연세대학교 산학협력단 , 광운대학교 산학협력단
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 변형 선형예측 부호화를 이용한 오디오 부호화 및 복호화 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 입력된 오디오 신호를 선형예측 부호화해서 구한 오차 신호를 그 오차 신호의 마스킹 임계치(이하, 오차 마스킹 임계치)를 이용하여 부호화하고, 부호화된 비트열을 복호화해서 구한 오차 신호를 선형예측 부호화정보(선형 예측 분석 계수)를 이용하여 선형예측 복호화함으로써, 오디오 부호화의 압축 효율을 향상시킬 수 있게 하는, 변형 선형예측 부호화를 이용한 오디오 부호화 및 복호화 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 변형 선형예측 부호화를 이용한 오디오 부호화 장치에 있어서, 외부로부터 입력된 오디오 신호(원신호)를 시간 영역에서 선형예측 부호화하여 오차 신호를 구하기 위한 오차 신호 계산 수단; 상기 오차 신호 계산 수단에서 구한 오차 신호를 주파수 영역 신호로 변환하기 위한 주파수 영역 변환 수단; 상기 원신호와 상기 원신호의 선형예측 부호화에 사용된 부호화 정보를 이용해서, 상기 오차 신호의 부호화에 사용되는 마스킹 임계치를 구하기 위한 마스킹 임계치 계산 수단; 및 상기 주파수 영역 변환 수단에서 변환된 오차 신호를 상기 구한 마스킹 임계치 를 이용하여 지각적 부호화하기 위한 지각적 부호화 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 변형 선형예측 부호화를 이용한 오디오 부호화 및 복호화 등에 이용됨.
변형 선형예측 부호화(WLPC), 고급 오디오 부호화(AAC), 심리음향 모델(PAM), 오디오 압축, 지각적 부호화, 마스킹 임계치-
公开(公告)号：KR100452640B1
公开(公告)日：2004-10-14
申请号：KR1020020069556
申请日：2002-11-11
Applicant: 한국전자통신연구원
CPC classification number: H04L1/0061 , H04L1/0045 , H04L49/90 , H04L49/9063
Abstract: A device for effectively and economically receiving a packet by eliminating temporary memory and a memory controller. The apparatus includes an inspection logic circuit for inspecting data units as soon as they arrive in order to find an error included in the packet and generating control signals according to a result of inspecting a data unit; a multiplexer for receiving data units and distributing the received data units as soon as the data units have arrived; and FIFO memories for receiving the data unit, storing the data unit in a corresponding one of FIFO memories and either deleting or completing storing data units according to the control signals from the inspection logic circuit. The present invention can reduce manufacturing cost of the device by eliminating a temporary memory and a memory controller for the temporary memory and can also reduce processing time.
Abstract translation: 一种通过消除临时存储器和存储器控制器来有效且经济地接收数据包的设备。 该设备包括：检查逻辑电路，用于一旦数据单元到达就检查数据单元，以便发现包中包含的错误并根据检查数据单元的结果产生控制信号; 多路复用器，用于一旦数据单元到达就接收数据单元并分配接收到的数据单元; 以及FIFO存储器，用于接收数据单元，将数据单元存储在相应的一个FIFO存储器中，并根据来自检查逻辑电路的控制信号删除或完成存储数据单元。 本发明可以通过消除用于临时存储器的临时存储器和存储器控制器来降低设备的制造成本，并且还可以减少处理时间。
-
4.发明授权복수의 컴퓨터와 복수의 터미널 간 상호 연결을 지원하는 전자 교환기, 전자 교환 시스템 및 전자 교환 시스템의 제어 방법 有权用于支持多个计算机与多个终端之间的互连的电子交换机，其系统及其控制方法
公开(公告)号：KR101240466B1
公开(公告)日：2013-03-11
申请号：KR1020090058617
申请日：2009-06-29
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전자 교환기, 전자 교환 시스템 및 전자 교환 시스템의 제어 방법에 관한 것으로서, 본 발명의 일면에 전자 교환 시스템은, 복수의 컴퓨터를 포함하는 컴퓨터 그룹과, 복수의 터미널을 포함하는 터미널 그룹 및 컴퓨터 그룹의 각 컴퓨터와 터미널 그룹의 각 터미널을 동적으로 상호 연결하는 전자 교환기를 포함한다.
유틸리티 컴퓨팅 환경, KVM, 동적 연결-
公开(公告)号：KR1019960039297A
公开(公告)日：1996-11-25
申请号：KR1019950009260
申请日：1995-04-19
Applicant: 한국전자통신연구원
IPC: H01L21/8246
Abstract: 본 발명은 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터 형태의 구성을 가진 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 프로그램 가능 안티퓨즈 소자는, p형 실리콘 기판과; 상기 p형 실리콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성되며, 절연층인 티타늄 산화막의 두께를 열처리시의 공정조건(시간 및 온도)을 변화하여 조절함으로써 프로그램 전압의 재현성과 제어성을 실현하도록 한다.-
Patent Agency Ranking
公开(公告)号：KR1020110006978A
公开(公告)日：2011-01-21
申请号：KR1020090064639
申请日：2009-07-15
Applicant: 한국전자통신연구원
CPC classification number: G06F3/0227 , G06F1/189 , G06F1/26 , H02J1/00
Abstract: PURPOSE: A centralized computer system is provided to use a rack mounted type DC power supply unit, thereby reducing the power consumption due to the power usage of high efficiency. CONSTITUTION: A rack system is connected to a terminal. The rack system converts AC power into a plurality of DC power and includes a rack power supply unit(200) outputting a plurality of DC output port, and a computer(C_1) and a switch. The computer receives the DC power from the DC output port. The switch dynamically and mutually connects the computers to the terminals. A remote management computer is connected to a rack system through a network switch mounted in the rack.
Abstract translation: 目的：提供集中式计算机系统，使用机架式直流电源单元，从而降低由于高效率的电力使用造成的功耗。 规定：机架系统连接到终端。 机架系统将交流电力转换为多个直流电力，并且包括输出多个DC输出端口的机架电源单元（200）和计算机（C_1）和开关。 计算机从直流输出端口接收直流电源。 交换机动态地将计算机相互连接到终端。 远程管理计算机通过安装在机架中的网络交换机连接到机架系统。
-
公开(公告)号：KR1020080023618A
公开(公告)日：2008-03-14
申请号：KR1020070026820
申请日：2007-03-19
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단 , 연세대학교 산학협력단 , 광운대학교 산학협력단
Abstract: An apparatus for audio encoding and decoding using warped linear prediction coding, and a method thereof are provided to remove the redundancy of an original signal by using the warped linear prediction coding in an audio encoding process, provide an error signal to an audio encoder as an input signal, and transform a psychological sound model to be suitable for the error signal, thereby increasing the efficiency of audio signal compression and performing audio signal encoding. An error signal calculating unit(110) performs the warped linear prediction coding of an audio signal inputted from the outside in a temporal area to calculate an error signal. A frequency domain converting unit(120) converts the error signal obtained in the error signal calculating unit into a frequency domain signal. A masking threshold value calculating unit(131,132) calculates a masking threshold value used in the encoding of the error signal by using an original signal and encoding information used in the warped linear prediction coding of the original signal. A perceptual encoding unit(140) performs the perceptual encoding of the error signal converted in the frequency domain converting unit by using the calculated masking threshold value.
Abstract translation: 提供了一种使用翘曲线性预测编码的音频编码和解码装置及其方法，用于通过在音频编码处理中使用翘曲的线性预测编码来消除原始信号的冗余度，向音频编码器提供误差信号作为 输入信号，并将心理声音模型变换为适合于误差信号，从而提高音频信号压缩和执行音频信号编码的效率。 误差信号计算单元（110）对从时间区域外部输入的音频信号执行翘曲的线性预测编码，以计算误差信号。 频域转换单元（120）将在误差信号计算单元中获得的误差信号转换成频域信号。 屏蔽阈值计算单元（131,132）通过使用原始信号和在原始信号的扭曲线性预测编码中使用的编码信息来计算在误差信号的编码中使用的掩蔽阈值。 感知编码单元（140）通过使用所计算的屏蔽阈值来执行在频域转换单元中转换的误差信号的感知编码。
-
公开(公告)号：KR1020040037989A
公开(公告)日：2004-05-08
申请号：KR1020020066844
申请日：2002-10-31
Applicant: 한국전자통신연구원
IPC: G11C7/00
CPC classification number: G11C8/04
Abstract: PURPOSE: A first input first output(FIFO) memory circuit and a method for implementing the same are provided to improve the input and output speed of the FIFO memory by controlling the low speed memory. CONSTITUTION: A first input first output memory circuit includes a memory(100), a read pointer(400), a write pointer(300) and a memory controller(200). The memory(100) is composed of N number of memories. The read pointer(400) appoints the read address among the N number of memories and the write pointer(300) appoints the write address among the N number of memories. And, the memory controller(200) selects one memory among the N number of memories in response to the read/write address, generates a source clock signal by the divided n number of read/write clock signal and inputs and outputs the data by dividing the n number of read/write clock signal from the selected memory to the corresponding memory.
Abstract translation: 目的：提供第一输入第一输出（FIFO）存储器电路及其实现方法，以通过控制低速存储器来提高FIFO存储器的输入和输出速度。 构成：第一输入第一输出存储电路包括存储器（100），读指针（400），写指针（300）和存储器控制器（200）。 存储器（100）由N个存储器构成。 读指针（400）在N个存储器中指定读地址，写指针（300）在N个存储器中指定写地址。 并且，存储器控制器（200）响应于读/写地址在N个存储器中选择一个存储器，通过分割的n个读/写时钟信号产生源时钟信号，并通过分割来输入和输出数据 从所选择的存储器到对应的存储器的n个读/写时钟信号。
-
公开(公告)号：KR100146554B1
公开(公告)日：1998-11-02
申请号：KR1019950009260
申请日：1995-04-19
Applicant: 한국전자통신연구원
IPC: H01L21/8246
Abstract: 본 발명은 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터 형태의 구성을 가진 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 프로그램 가능 안티퓨즈 소자는 , p형 실리콘 기판과; 상기 p형 실리콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성되며, 절연층인 티타늄 산화막의 두께를 열처리시의 공정조건(시간 및 온도)을 변화하여 조절함으로써 프로그램 전압의 재현성과 제어성을 실현하도록 한 것이다.-
公开(公告)号：KR100122438B1
公开(公告)日：1997-11-12
申请号：KR1019930026794
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L27/10
Abstract: A fabrication method of FPGA is provided to improve reliability of filament formed in insulator between inter-metal layers. The method comprises the steps of: sequentially forming an W layer(6), TiW layer(10) for barrier metal, a silicon oxide(11), a silicon nitride(8), and an Al metal(12) for mask on a silicon substrate(9); defining a filament region and selective etching the Al metal(12); etching the silicon nitride(8) to form pillar; depositing a nitride layer(14); and forming a TiW pattern(15) and an Al pattern(7) to concentrate a programable region due to the differences of inter-metal insulators. Thereby, it is possible to easily control the structure of filament region.
Abstract translation: 提供FPGA的制造方法，以提高金属间绝缘体中形成的灯丝的可靠性。 该方法包括以下步骤：顺序地形成W层（6），用于阻挡金属的TiW层（10），氧化硅（11），氮化硅（8）和用于掩模的Al金属（12） 硅基板（9）; 限定长丝区域和选择性蚀刻Al金属（12）; 蚀刻氮化硅（8）以形成柱; 沉积氮化物层（14）; 以及由于金属间绝缘体的差异而形成TiW图案（15）和Al图案（7）以集中可编程区域。 由此，可以容易地控制灯丝区域的结构。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.018 seconds)
