-
公开(公告)号：KR1020090036864A
公开(公告)日：2009-04-15
申请号：KR1020070102150
申请日：2007-10-10
Applicant: 한국전자통신연구원
CPC classification number: H04L49/109 , H04L49/9005
Abstract: A switch of a mesh type on-chip network and a switching method using the same are provided to prevent the waste of time cased by the determination of an input buffer by actively determining the size of the input buffer. An arbiter(410) extracts information related to whether or not blocking exists among the data inputted through different input ports, the blocking degree and an output port. Plural buffers(450) buffer the data, and an input port buffer controller(430) distributes the number of the buffer based on the information. An input port connection controller(440) connects the inputted data to the distributed buffers through each input port. Based on the output port information from the arbiter, plural multiplexers(420) multiplexes the data of same out port among the buffered data.
Abstract translation: 提供网状片上网络的切换和使用该切换方式的切换方法，以通过主动确定输入缓冲区的大小来防止输入缓冲器的确定浪费时间。 仲裁器（410）从通过不同输入端口输入的数据，阻塞度和输出端口中提取与是否存在阻塞有关的信息。 多个缓冲器（450）缓冲数据，并且输入端口缓冲器控制器（430）基于该信息分配缓冲器的数量。 输入端口连接控制器（440）通过每个输入端口将输入的数据连接到分布式缓冲器。 多个多路复用器（420）基于来自仲裁器的输出端口信息，多路复用缓冲数据中相同输出端口的数据。
-
公开(公告)号：KR100798302B1
公开(公告)日：2008-01-28
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: 본 발명은 하나 이상의 프로세서와 상기 프로세서에 의해서 제어되는 다양한 하드웨어 모듈을 포함하는 시스템 온칩의 통신 구조에 관한 것으로,
본 발명의 시스템 온칩은 상기 시스템 온칩에 포함된 하드웨어 모듈들의 동작을 제어하는 하나 이상의 프로세서와, 상기 하드웨어 모듈들 중 상기 프로세서의 제어를 받아서 동작하는 하나 이상의 슬레이브 모듈과, 상기 하드웨어 모듈들 중 상기 슬레이브 모듈을 제어하되, 상기 프로세서의 제어를 받지 않고 동작하는 하나 이상의 마스터 모듈과, 상기 프로세서와 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 버스와, 상기 마스터 모듈과 상기 슬레이브 모듈 사이의 데이터 통신 경로가 되는 온칩 네트워크를 포함한다.
본 발명에 따른 시스템 온칩은 두 가지의 데이터 통신 경로를 복합적으로 갖도록 하여, 데이터 전송의 특성에 따라서 서로 다른 통신 경로를 사용하도록 함으로써 우수한 성능의 시스템 온칩을 설계할 수 있도록 하는 효과가 있다.
시스템 온칩, 프로세서, 온칩 버스, 온칩 네트워크-
公开(公告)号：KR100714073B1
公开(公告)日：2007-05-02
申请号：KR1020060040094
申请日：2006-05-03
Applicant: 한국전자통신연구원
Abstract: 본 발명은 SoC 설계에 있어서 온칩 네트워크를 구성하는 모듈들간의 통신량 및 통신 스케줄을 분석하여 각 통신 요구들 간의 경합이 없는 최적의 온칩 네트워크를 자동으로 생성하는 방법에 관한 것으로,
본 발명은 온칩 네트워크의 설계 사양을 코딩한 레퍼런스 코드를 수행하여 상기 온칩에 포함된 모듈 상호 간의 통신량 및 통신 요구 방향을 나타내는 트래픽 그래프로 출력하는 단계와, 상기 레퍼런스 코드 내에 있는 각 오퍼레이션을 상기 모듈 단위로 스케줄링하는 단계와, 상기 스케줄링 결과로부터 상기 각 모듈사이의 통신 경로간의 충돌 여부를 판단하여 충돌경로 리스트를 추출하는 단계와, 상기 트래픽 그래프와 상기 충돌 경로 리스트로부터 상기 통신 경로간에 충돌이 없고, 상기 통신량이 많은 모듈들을 인접 배치한 이진 트리를 생성하는 단계와, 상기 생성된 이진 트리의 중간 노드들을 병합하여 상기 이진 트리를 최적화하는 단계와, 상기 최적화된 이진 트리를 기반으로 온칩 네트워크를 생성하는 단계를 포함한다.
본 발명을 이용하여 온칩 네트워크를 자동 생성할 경우, 최소의 칩면적으로 최대의 성능을 갖는 각 설계에 특성화된 온칩 네트워크를 구현할 수 있다.
온칩 네트워크, 노드 병합, SoC, 온칩 네트워크 컴파일러Abstract translation: 本发明提供了一种片上系统设计来分析构成片上网络模块之间的通信量和通信调度，以自动生成最佳的片上网络的方法，有相应的通信请求之间没有竞争，
-
公开(公告)号：KR1020160098910A
公开(公告)日：2016-08-19
申请号：KR1020150021162
申请日：2015-02-11
Applicant: 한국전자통신연구원
IPC: G10L15/06 , G10L15/08 , G10L15/187 , G10L15/28
CPC classification number: G10L15/063 , G10L15/14 , G10L2015/025 , G10L2015/027 , G10L2015/0633 , G10L2015/0635 , G10L15/187 , G10L15/28
Abstract: 본발명의실시예들은, 음성인식에이용되는음성인식데이터베이스를확장하기위한방법및 장치에관한것으로, 본발명의일 실시예에따른음성인식데이터베이스확장방법은, 말뭉치로부터발음텍스트를생성하는단계; 상기발음텍스트에포함된단어들중 발음사전에등록되지않은미등록단어가있는지확인하는단계; 상기확인결과미등록단어가있는경우, 기구축된음향모델을참조하여해당미등록단어에대한어휘모델정보를생성하는단계; 및상기생성된어휘모델정보를기 구축된어휘모델에추가하는단계를포함한다. 본발명의실시예들에따르면, 인프라가부족한자립형음성인식기에서보다다양한음성을인식할수 있다.
Abstract translation: 本发明的实施例涉及扩展用于语音识别的语音识别数据库的方法和装置。 根据本发明的实施例，扩展语音识别数据库的方法包括：从语料库生成发音文本的步骤; 在发音文本中包含的单词之间检查发音字典上是否存在未登记的任何单词的步骤; 当检查发现未注册的单词时，通过参照已建立的声音模型来生成关于未注册单词的单词模型信息的步骤; 以及将生成的单词模型信息添加到所建立的单词模型的步骤。 根据本发明的实施例，可以通过具有不足的基础设施的独立的语音识别装置来识别更多种类的演讲。
-
Patent Agency Ranking
公开(公告)号：KR1020160014480A
公开(公告)日：2016-02-11
申请号：KR1020140096777
申请日：2014-07-29
Applicant: 한국전자통신연구원
CPC classification number: H04L12/40 , H04L25/4921
Abstract: 본발명의실시예에따르면, 통신장치가제공된다. 상기통신장치는, 데이터를변조하여, 제1 데이터심볼을생성한다. 상기통신장치는, 서로직교(orthogonal)하는다수의신호파형중에서할당받은제1 신호파형과상기제1 데이터심볼을이용해제1 신호를생성한다. 그리고상기통신장치는, 상기제1 신호를다른통신장치와연결된시리얼(serial) 선로로출력한다.
Abstract translation: 根据本发明的实施例，提供了一种通信设备。 通信设备：通过调制数据产生第一数据符号; 通过使用从彼此正交的多个信号波形分配的第一信号波形和第一数据符号来产生第一信号; 并将第一信号输出到连接到其他通信设备的串行线路。
-
公开(公告)号：KR101047038B1
公开(公告)日：2011-07-06
申请号：KR1020090063579
申请日：2009-07-13
Abstract: 본 발명은 이동 기지국을 이용한 위치 정보 관리 장치 및 방법에 관한 것이다. 본 발명은, 단말의 위치정보를 가지는 복수개의 이동 기지국을 포함하고, 복수개의 이동 기지국은 트리 구조를 형성하고, 트리구조에서 상위 노드에 해당하는 이동 기지국이 상위 노드의 하위 노드에 해당하는 모든 이동 기지국 및 모든 이동 기지국이 가지는 단말의 위치 정보를 가지는 것을 특징으로 하는 이동 기지국을 이용한 위치 정보 관리 장치를 제공한다. 본 발명에 의하면, 상위 노드의 이동기지국과 하위 노드의 이동기지국이 중복해서 위치 정보를 저장하게 되므로 정보의 분산관리로 인한 신뢰성이 증가하는 효과가 있으며, 트리 구조 중 일부 노드가 소멸된 경우에도 즉시 복구가 가능하다. 또한, 트리구조를 통하여 검색하고자 하는 이동 단말이 상, 하위 노드 중 어느 노드에 속하는지 잘 모르는 경우에도 신속한 탐색이 가능하다.
이동 기지국, 트리, 위치정보Abstract translation: 本发明涉及一种使用移动台管理位置信息的设备和方法。 本发明提供了一种移动通信系统，该移动通信系统包括具有终端的位置信息的多个移动站，形成树结构的多个移动站以及与树结构中的上级节点对应的移动站， 移动台的位置信息和移动台的位置信息。 根据本发明，由于上级节点的移动节点和下级节点的移动节点以冗余方式存储位置信息，所以分布式信息管理的可靠性增加，并且即使树结构的一些节点被破坏 恢复是可能的。 另外，即使移动终端在树结构中搜索不确定哪个节点属于上部或下部节点，也可以快速搜索。
-
公开(公告)号：KR1020110068090A
公开(公告)日：2011-06-22
申请号：KR1020090124925
申请日：2009-12-15
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A network system of a multiple femtocell environment is provided to automatically support the handover of a user and the management of a femtocell base station in a femtocell environment based on LTE. CONSTITUTION: An MME(Mobility Management Entity)(210) manages a caller identifier of a LTE(Long Term Evolution). An SGW(Serving Gateway)(220) routes data which is transmitted and received to an LTE subscriber. A sub- MME(230) manages the caller identifier about a femtocell subscriber. The sub-MME decides the allowable of the handover about the femtocell subscriber. A sub-SGW(240) routes data which is transmitted and received to the subscriber.
Abstract translation: 目的：提供多个毫微微小区环境的网络系统，以便在基于LTE的毫微微小区环境中自动支持用户的切换和毫微微小区基站的管理。 构成：MME（移动管理实体）（210）管理LTE（长期演进）的呼叫者标识符。 SGW（服务网关）（220）将发送和接收的数据路由到LTE用户。 子MME（230）管理关于毫微微小区用户的呼叫者标识符。 子MME决定关于毫微微小区用户的切换的允许。 子SGW（240）将发送和接收的数据路由到订户。
-
公开(公告)号：KR1020100062792A
公开(公告)日：2010-06-10
申请号：KR1020090021523
申请日：2009-03-13
Applicant: 한국전자통신연구원
IPC: H04N19/90
CPC classification number: H04N19/395
Abstract: PURPOSE: A dispersion screen coding apparatus is provided, which can reduce the delay time due to the feedback calculation by reducing the loss between encoder and decoder. CONSTITUTION: A splitter(210) divides the video signal into the intra frame and Wiener-Ziv frame. An intra encoder(230) encodes the split intra frame. A Wiener-Ziv encoder(220) encodes the split Wiener-Ziv frame, and the Wiener-Ziv encoder outputs the parity bit for detecting the error of decoding of the Wiener-Ziv frame. A BER(Bit Error Rate) estimator(240) presumes the rate of the bit error of the Wiener-Ziv frame.
Abstract translation: 目的：提供一种色散屏幕编码装置，通过减少编码器和解码器之间的损耗，可以减少由于反馈计算引起的延迟时间。 构成：分离器（210）将视频信号划分为帧内和Wiener-Ziv帧。 帧内编码器（230）对分割的帧内帧进行编码。 Wiener-Ziv编码器（220）对分割的Wiener-Ziv帧进行编码，Wiener-Ziv编码器输出用于检测Wiener-Ziv帧的解码错误的奇偶校验位。 BER（误码率）估计器（240）假设Wiener-Ziv帧的比特误差率。
-
公开(公告)号：KR1020070061307A
公开(公告)日：2007-06-13
申请号：KR1020060090365
申请日：2006-09-19
Applicant: 한국전자통신연구원
Abstract: An SoC equipped with a hybrid communication tool using an on-chip bus and an on-chip network is provided to realize excellent performance by using a suitable communication route according to property of data transmission, as the on-chip bus and the on-chip network are simultaneously applied to the SoC. A processor(200) controls operation of the hardware modules included in the SoC. Each slave module(220) is operated by receiving control of the processor. Each master module(240) is operated without receiving the control of the processor while controlling the slave module. The on-chip bus(210) is a data communication route between the processor and the slave module. The on-chip network(230) is the data communication route between the master module and the slave module. A slave-master module is operated by receiving the control of the processor while controlling the slave module. The slave-master module(250) communicates the data with the processor through the on-chip bus and communicates the data with the slave module through the on-chip network.
Abstract translation: 提供了使用片上总线和片上网络的混合通信工具的SoC，通过使用根据数据传输特性的合适的通信路由，作为片上总线和片上 网络同时应用于SoC。 处理器（200）控制包括在SoC中的硬件模块的操作。 每个从模块（220）通过接收处理器的控制来操作。 每个主模块（240）在控制从模块的同时操作而不接收处理器的控制。 片上总线（210）是处理器和从模块之间的数据通信路由。 片上网络（230）是主模块和从模块之间的数据通信路由。 通过在控制从模块的同时接收处理器的控制来操作从主模块。 从主模块（250）通过片上总线与处理器通信数据，并通过片上网络与从模块通信数据。
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.023 seconds)
