-
公开(公告)号：KR1019970001623B1
公开(公告)日：1997-02-11
申请号：KR1019930029602
申请日：1993-12-24
Applicant: 한국전자통신연구원
Abstract: In a large-sized communication system such as a data communication system, and a mobile communication control station system, one main controller and a plurality of sub-controllers are provided therein. When the main controller manages each state of the sub-controllers and two sub-controllers have the same cognition number, an abnormal state processing method performs an efficient state management and assures a system reliability. The main control block(1) checks a same cognition number by using a board number received from the sub-control block(2), compares a cognition number with the board number, and cutting an active abnormal channel; counting a tag abnormal generation number if a tag abnormal generation is received, requesting a routing stop if the counted tag abnormal generation number is beyond a predetermined number, and requesting a corresponding abnormal state repairing if another abnormal state is received.
Abstract translation: 在诸如数据通信系统和移动通信控制站系统的大型通信系统中，在其中提供一个主控制器和多个子控制器。 当主控制器管理子控制器的每个状态和两个子控制器具有相同的认知号时，异常状态处理方法执行有效的状态管理并确保系统的可靠性。 主控制块（1）通过使用从子控制块（2）接收的板号检查相同的认知号，将认知数与板号进行比较，并切割活动的异常信道; 如果接收到标签异常产生，则对标签异常产生号码进行计数，如果计数标签异常发生次数超过预定数量则请求路由停止，如果接收到另一个异常状态则请求对应的异常状态修复。
-
公开(公告)号：KR1019960027640A
公开(公告)日：1996-07-22
申请号：KR1019940036347
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/033
Abstract: 본 발명은 유사 동기식 디지틀 계위(PDH : Plesiochronous Digital Hierarchy)를 이용하는 디지틀 이동 통신망에서의 시각 정보 전송회로에 관한 것으로, E1 프레임의 특정 타임 슬롯을 통해 1pps(Pulse Per Second) 클럭 전송시 상기 1PPS 클럭의 천이상태가 발생한 순간부터 이후 가장 최단 시간에 나타나는 특정 타임 슬롯간의 지연시간을 축정하는 1PPS 발생시각 계산회로와, 상기 1PPS 발생 시각 계산회로로 부터 출력되는 1PPS 천이 정보와 TOD(Time Of Day) 정보를 E1프레임의 특정 타임슬롯을 통해서 전송하는 1PPS 천이 정보 및 TOD 정보 전송회로로 구성된다.
따라서, 본 발명은 제어국에만 GPS를 설치하므로 기지국의 설치 경비 및 크기면에서 유리하고, CDMA 방식과 같은 디지틀 이동 통신 시스템에서는 기지국(BTS)과 제어국(BSC)간의 트렁크 사용효율을 증대시키고 소프트-핸드오프(Soft-Handoff) 기능을 원활히 수행하는 효과가 있다.-
公开(公告)号：KR1019940017413A
公开(公告)日：1994-07-26
申请号：KR1019920026084
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H04L12/00
Abstract: 본 발명은 데이타 통신 장치, 이동통신 기지국 장치 또는 교환 장치들의 대형 통신시스팀에서 각 제어부간에 제어신호의 송수신을 위한 버스 아비트레이션(Arbitration) 논리회로에 관한 것이다.
본 발명은, 데이터 통신 장치, 이동통신기지국 장치 또는 교환 장치 등 대형 통신시스팀에서 각 제어부간에 제어신호를 송신할때 오동작의 원인을 제거하여 시스팀의 신뢰성을 향상시키며, 또한 제어신호의 고속처리를 가능하게 하는 버스 아비트레이션회로를 제공한다.-
-
公开(公告)号：KR1020010029054A
公开(公告)日：2001-04-06
申请号：KR1019990041652
申请日：1999-09-29
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: PURPOSE: The device for performing transformation of a voice traffic in a mobile communication BSC(Base Station Controller) is provided to transform an AAL(ATM adaptation layer)2' traffic form as an AAL2 form, and to inverse-transform the AAL 2 traffic form as the AAL2' traffic form, so as to process the voice traffic as an existing ATM switch, and to simplify a system structure. CONSTITUTION: A VCI(Vertical Channel Identifier) confirming block(410) confirms whether a cell inputted from a cell multiplexer interface block is a data traffic or a voice traffic. An ATMCAM(ATM Content Addressable Memory) block(402) maps user information in a CPS(Common Part Sublayer) packet of the inputted cell and VCI information in a cell header. If the inputted cell is the voice traffic, an ATMCAM interface block(403) transmits the user information to the ATMCAM block(402), and receives the VCI information corresponding to the user information. A VCI generating block(404) receives the VCI information, and makes an ATM header of the cell. If the inputted cell is the voice traffic, an ATM cell extracting block(405) transmits the CPS packet according to the user information. An ATM cell generating block(406) multiplexes the CPS packet having the VCI information by one cell, and generates a converted cell. If the current cell is the data traffic, an AAL5(ATM adaptation layer5) cell transmission block(407) stores an ATM cell in the cell multiplexer interface block, and supplies control data necessary for a cell transformation. A UTOPIA(Universal Test and Operations Physical Interface for ATM) interface block(400) stores the converted cell, and outputs the converted cell according to a control signal.
Abstract translation: 目的：提供用于在移动通信BSC（基站控制器）中执行语音业务变换的设备，以将AAL（ATM适配层）2的业务形式作为AAL2形式进行变换，并对AAL2业务进行逆变换 形成为AAL2的流量形式，以便将语音流量作为现有ATM交换机处理，并简化系统结构。 构成：VCI（垂直信道标识符）确认块（410）确认从小区多路复用器接口块输入的小区是否是数据业务或话音业务。 ATMCAM（ATM内容可寻址存储器）块（402）将输入的小区的CPS（公共部分子层）分组中的用户信息和VCI信息映射到小区头部中。 如果所输入的小区是语音业务，则ATMCAM接口块（403）将用户信息发送给ATMCAM块（402），并接收与用户信息对应的VCI信息。 VCI生成块（404）接收VCI信息，并使该小区的ATM头部。 如果输入的小区是话音业务，则ATM信元提取块（405）根据用户信息发送CPS分组。 ATM信元生成块（406）将具有VCI信息的CPS数据包复用一个信元，生成转换后的信元。 如果当前小区是数据业务，则AAL5（ATM适配层5）小区传输块（407）将ATM信元存储在小区多路复用器接口块中，并且提供小区转换所需的控制数据。 UTOPIA（ATM的通用测试和操作物理接口）接口块（400）存储转换的单元，并根据控制信号输出转换的单元。
-
Patent Agency Ranking
公开(公告)号：KR100129148B1
公开(公告)日：1998-04-08
申请号：KR1019940036347
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H04L7/033
Abstract: Disclosed is a time information transmittance circuit for a digital communication network including an 1PPS generation time calculation circuit which measures the delay time between predetermined time slots generated at the shortest time after the transfer state of the 1PPS clock is generated when a clock signal is transmitted through a predetermined time slots of E1 frame, and 1PPS transfer information and TOD information transmittance circuit which transmits an 1PPS transfer information and a TOD information output from the 1PPS generation time calculation circuit through a predetermined time slots of E1 frame. Thus, a soft-handoff function can be smoothly performed.
Abstract translation: 公开了一种数字通信网络的时间信息透射电路，包括1PPS生成时间计算电路，其测量在通过时钟信号传输之后产生1PPS时钟的传送状态之后的最短时间产生的预定时隙之间的延迟时间 E1帧的预定时隙和1PPS传送信息和TOD信息透射电路，其通过E1帧的预定时隙发送从1PPS生成时间计算电路输出的1PPS传送信息和TOD信息。 因此，可以平滑地执行软切换功能。
-
-
-
公开(公告)号：KR1019950022459A
公开(公告)日：1995-07-28
申请号：KR1019930027113
申请日：1993-12-09
Applicant: 한국전자통신연구원
Abstract: 본 발명의 목적은 제어국내의 각 서브시스템과 기지국에서 생성된 패킷데이타의 목적지주소를 해석하여 해당 서브시스템의 접속부로 라우팅시키는 패킷 라우팅 방법과 장치를 제공하는데 있으며, 상기 목적을 달성하기 위하여 본 발명에 따른 패킷교환 처리장치는 다수의 패킷 라우터 접속장치(10)와, 버스제어장치(11)와, 패킷버스수단(12)을 구비하는데, 패킷라우터 접속장치는 패킷버스 모듈과 패킷데이타를 송수신하는데 필요한 송신부와 수신부, 제어국내의 각 서브시스템과 접속되는 패킷데이타 처리부로 이루어지며, 버스제어장치는 버스제어신호 발생부와 버스상태 관리부, BSM(Base Station Management)과 접속되는 직렬통신 접속부로 이루어지며, 본 발명에 따른 패킷 교환 처리방법은 순차적으로 각 패킷 라우터 접속장치에 버스 사용권을 할당하고 킷라우터 접속장치에서 패킷 데이타의 지정 어드레스를 해석하여 패킷 라우터 내의 채널 노드 번호(물리적 번호)를 부가시키고 이를 이용하여 패킷 데이타를 교환하는 처리절차를 구비한다.
-
公开(公告)号：KR1019950001085B1
公开(公告)日：1995-02-08
申请号：KR1019920026131
申请日：1992-12-29
Applicant: 한국전자통신연구원
IPC: H03K19/00
Abstract: The memory error dection and removal circuit provides correct data although error occurs in the overlapped memory of large telecommunication systems operating continuously. The circuit comprises three XOR gates (U1-U3) inputting three memory data and an OR gate (U7) ORing the output of XOR gates; flip-flips (U4-U6) storing fault inputs provided by users and an AND gate (U9) ANDing the negative outputs of flip-flips; an AND gate (U10) outputing the first fault signal; AND gates (U11-U13) outputting respective first fault signals; buffers outputing data from memory data
Abstract translation: 存储器错误切除和去除电路提供正确的数据，尽管在大型电信系统连续工作的重叠存储器中发生错误。 该电路包括三个输入三个存储器数据的XOR门（U1-U3）和一个或门（U7）与异或门的输出进行或运算; 存储由用户提供的故障输入的触发翻转（U4-U6）和与门（U9）的倒档翻转的负输出; 输出第一故障信号的与门（U10）; AND门（U11-U13），输出各自的第一故障信号; 缓冲区从存储器数据输出数据
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.016 seconds)
