公开(公告)号：KR100100257B1

公开(公告)日：1996-06-05

申请号：KR1019930024326

申请日：1993-11-16

Applicant: 한국전자통신연구원

Inventor： 기안도 ,  심원세 ,  한종석 ,  윤석한

IPC: G06F13/38

公开(公告)号：KR1019960011740A

公开(公告)日：1996-04-20

申请号：KR1019940025175

申请日：1994-09-30

Applicant: 한국전자통신연구원

Inventor： 신상석 ,  원철호 ,  윤석한

IPC: G06F15/16

Abstract: 본 발명은 중첩된 버스 동작을 허용하는 버스(1)를 가진 다중 프로세서 시스템에 있어서 현재 버스상에서 하나의 프로세서 모듈로부터의 메모리 억세스 요청이 진행되고 있는 어드레스에 대해 적어도 하나 이상의 다른 프로세서 모듈의 메모리 억세스 요청이 있는 경우, 이를 정확하고 효과적으로 저지하는 캐쉬 데이타 일치성 보장 장치에 관한 것으로, 자신이 시작한 버스 상의 요청이 메모리 모듈이나 다른 프로세서 모듈에 의해 사이클이 취소되는 경우에는 그 즉시 동일 어드레스에 대한 사용을 허용하게 하므로써 버스 사용 금지 기간을 2버스 클럭으로 최소화하며, 그렇지 않은 경우에는 사이클의 수행이 완료되거나, 다른 버스 사이클로 인한 스누핑의 결과로 사이클의 수행이 취소될 때 까지 동일 어드레스에 대한 버스 사용을 허가하지 않는다.

公开(公告)号：KR1019950033870A

公开(公告)日：1995-12-26

申请号：KR1019940010639

申请日：1994-05-16

Applicant: 한국전자통신연구원

Inventor： 모상만 ,  원철호 ,  심원세 ,  윤석한

IPC: G06F13/24

Abstract: 본 발명은 다중프로세서 인터럽트 요청기에서의 현재 재시도 계수치 제어방법에 관한 것으로서, 본 발명에서는 프로세서간 인터럽트의 전송시 오류가 발생하여 전송을 재시도하는 경우에 재시도 회수를 제어하기 위하여 제어 및 상태 레지스터에 현재 재시도 계수치 항목을 두고, 초기상태인 IDLE 상태이고 프로세서간 인터럽트의 전송이 요구되고 인터럽트 버스가 유휴(Idle) 상태인 경우이면 최대 재시도 계수치의 값을 현재 재시도 계수치에 복사하고, CHECK 상태이고 전송오류가 발생하였고 유한 재시도 조건에서 재시도 회수가 만료되지 않은 경우이면 현재 재시도 계수치의 값을 1만큼 내림순으로 계수하여 현재 재시도 계수치를 제어할 수 있다.

公开(公告)号：KR1019950000389B1

公开(公告)日：1995-01-16

申请号：KR1019920026633

申请日：1992-12-30

Applicant: 한국전자통신연구원

Inventor： 한우종 ,  박남진 ,  윤석한 ,  윤용호

IPC: G06F11/08

Abstract: 내용 없음.

公开(公告)号：KR1019940015843A

公开(公告)日：1994-07-21

申请号：KR1019920025008

申请日：1992-12-22

Applicant: 한국전자통신연구원

Inventor： 기안도 ,  한종석 ,  윤석한 ,  윤용호

IPC: G06F13/00

Abstract: 본 발명은 동기형 버스를 채용한 다중처리기 시스템에서 프로세서 보드들간의 데이타 전송을 지원하는 방법에 관한 것으로, 하나의 프로세서 보드가 필요로 하는 데이타가 어떤 메모리 보드에 있지만 실제로 유효한 데이타가 다른 하나의 프로세서 보드에 있어면 메모리 보드에 대한 참조없이 두 프로세서 보드간에 직접 데이타의 송수신이 가능하게 한다.

公开(公告)号：KR100075095B1

公开(公告)日：1994-07-06

申请号：KR1019910023520

申请日：1991-12-19

Applicant: 한국전자통신연구원

Inventor： 조협제 ,  최성훈 ,  윤석한 ,  박승규 ,  이준석

IPC: G06F13/16

公开(公告)号：KR1019940003326B1

公开(公告)日：1994-04-20

申请号：KR1019910024776

申请日：1991-12-28

Applicant: 한국전자통신연구원

Inventor： 김주만 ,  유우종 ,  손덕주 ,  윤석한

IPC: G06F13/10

Abstract: The method drives the sequence input output port of system controller in TICOM, and executes data transmitting - receiving between the system controller and a CPU. The method comprises the 1st steps of: driving the scan driver and initializing the register, buffer and lock device when operating system is booted; managing transmit and receive buffers; inspecting mode conversion and solving synchronizing problems; protecting the device by the buffer control, flow control and lock function to control the data buffering and execute the lower level data processing; and preventing the lost of interrupt to execute the process of delayed data.

Abstract translation: 该方法驱动TICOM系统控制器的序列输入输出端口，执行数据发送 - 系统控制器与CPU之间的接收。 该方法包括以下步骤：驱动扫描驱动程序并在操作系统启动时初始化寄存器，缓冲和锁定设备; 管理发送和接收缓冲区; 检查模式转换和解决同步问题; 通过缓冲控制，流控制和锁定功能来保护设备，以控制数据缓冲并执行较低级别的数据处理; 并防止中断丢失执行延迟数据的处理。

公开(公告)号：KR1019920009095B1

公开(公告)日：1992-10-13

申请号：KR1019890019680

申请日：1989-12-27

Applicant: 한국전자통신연구원

Inventor： 신상석 ,  윤남영 ,  윤석한 ,  오길록

IPC: G06F11/16

Abstract: The circuit is for preventing the malfunction of an IOP (input/ output processor) by maintaining the waveform of CTTL signal undistorted even when an IOP is in slave mode of a MFB (main frame bus). Prevention is achieved by letting D-flipflop generate GO signal and FIN signal having pulses of more than 100ns width and letting a programmable logic array (PLA) detect the pulses precisely. The circuit is composed of a programmable logic array (PLA;16), 1st D-flipflop (18) for receiving a slave mode selecting signal (SLVADR) from the PLA (16) and sending it out, and four D-flipflops.

Abstract translation: 该电路是为了防止IOP（输入/输出处理器）的故障，即使当IOP处于MFB（主帧总线）的从属模式时，仍保持CTTL信号的波形不失真。 通过使D触发器产生具有大于100ns宽度的脉冲的GO信号和FIN信号并使可编程逻辑阵列（PLA）精确地检测脉冲来实现预防。 该电路由可编程逻辑阵列（PLA; 16），第一D触发器（18）组成，用于从PLA（16）接收从机模式选择信号（SLVADR）发送出去，并发送四个D触发器。

公开(公告)号：KR100349671B1

公开(公告)日：2002-08-22

申请号：KR1019990057298

申请日：1999-12-13

Applicant: 한국전자통신연구원

Inventor： 한종석 ,  모상만 ,  한우종 ,  윤석한

IPC: H04L12/00

CPC classification number: G06F15/17337

Abstract: 본발명은노드연결장치에관한것으로, 고정된 3개의연결링크를가지고도자유로운노드의확장을보장하고 2(n > 1)개의노드로분할이용이하여일반패키지방법에적합한개선된연결장치인, 3-링크노드상호연결장치및 그방법과그를이용한병렬처리시스템을제공하기위하여, 세개의링크를가지며상기세 개의링크가각각다른노드와연결되어있는제 1 노드; 세개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 X+ 방향및 X- 방향의연결을담당하는제 2 노드; 세개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 Y+ 방향및 Y- 방향의연결을담당하는제 3 노드; 및세 개의링크를가지며그 중한 개의링크가상기제 1 노드와연결되어있고, 나머지두 개의링크가 Z+ 방향및 Z- 방향의연결을담당하는제 4 노드를포함하며, 병렬처리시스템등에이용됨.

公开(公告)号：KR100305588B1

公开(公告)日：2001-09-28

申请号：KR1019980008759

申请日：1998-03-16

Applicant: 한국전자통신연구원

Inventor： 정용화 ,  박진원 ,  윤석한

IPC: G06F17/30

Abstract: PURPOSE: A method for distributing a load of an irregular load problem is provided to compensate a difference of a load expected value from an actual load continuously by distributing an unbalance load at an application program level. CONSTITUTION: After processing a broadcast operation of data stored in each processor(301), an adjacent processor is decided and a load is classified(302). A Non-blocking receive with respect to an available progress message is prepared(303). A Non_transferable load is selected(304), the selected load is processed(305), and a progress message is checked with respect to the next load(306). In case that a message is not reached, a progress message is transmitted(307) and the stage is returned to the above (305) stage. In case that a message is reached, it is judged whether a confirmation with respect to an execution available group is terminated or not(308) and the stage is returned to the above (306) stage.