公开(公告)号：KR1020010057814A

公开(公告)日：2001-07-05

申请号：KR1019990061225

申请日：1999-12-23

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  맹성재 ,  이경호

IPC: H01L29/778

Abstract: PURPOSE: A method for manufacturing a compound semiconductor device using a stacked gamma-type gate is provided to form a micro gate having excellent repeatability, by using a photolithography process, lift-off of a heat-resistant metal and a heat-resistant metal sidewall to form the gamma-type gate. CONSTITUTION: An etch stop layer, an ohmic layer and an oxide layer are formed on an epitaxially-grown substrate. Photoresist for a photolithography process is applied on the oxide layer. The photoresist is etched by a photolithography process and an isotropic plasma etching process to form a photoresist pattern. The first heat-resistant metal(41) is vacuum-deposited on the oxide layer including the photoresist pattern. The second heat-resistant metal is deposited in a predetermined portion of the first heat-resistant metal opened by lifting off the photoresist pattern, and is entirely etched to form a heat-resistant metal sidewall(42). Photoresist is applied on the resultant structure, and a photolithography process is performed to form an intagliated photoresist pattern. A gate recess is performed by using the intagliated photoresist pattern, the heat-resistant metal sidewall and the first heat-resistant metal as a mask. A gate metal is formed on the resultant structure, and lifted off to form a gamma-type gate(45).

Abstract translation: 目的：提供一种使用堆叠的伽马型栅极制造化合物半导体器件的方法，以通过使用光刻工艺，耐热金属和耐热金属侧壁的剥离来形成具有优异重复性的微栅极 以形成γ型栅极。 构成：在外延生长的衬底上形成蚀刻停止层，欧姆层和氧化物层。 用于光刻工艺的光刻胶被施加在氧化物层上。 通过光刻工艺和各向同性等离子体蚀刻工艺蚀刻光致抗蚀剂以形成光致抗蚀剂图案。 将第一耐热金属（41）真空沉积在包括光致抗蚀剂图案的氧化物层上。 第二耐热金属沉积在通过剥离光致抗蚀剂图案而打开的第一耐热金属的预定部分中，并被完全蚀刻以形成耐热金属侧壁（42）。 将光刻胶施加在所得结构上，并进行光刻工艺以形成凹版光致抗蚀剂图案。 通过使用变色光致抗蚀剂图案，耐热金属侧壁和第一耐热金属作为掩模来执行栅极凹槽。 在所得结构上形成栅极金属，并且提起栅极金属以形成γ型栅极（45）。

公开(公告)号：KR100274150B1

公开(公告)日：2000-12-15

申请号：KR1019970059538

申请日：1997-11-12

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  맹성재

IPC: H04B7/14

Abstract: PURPOSE: An indoor/outdoor wireless repeater is provided to amplify and radio-repeat a radio signal such as satellite broadcast, LMDS, wireless CATV, radio ATM from outdoor or, in reverse, to radio-repeat a wireless signal transmitted from an indoor radio terminal or a radio private network to the outdoor. CONSTITUTION: A subscriber transmitting part(200) amplifies the radio signal transmitted from an indoor terminal equipment without an additional frequency amplification and transfers it to the outdoor. A subscriber receiving part(100) amplifies the radio signal transmitted from the outdoor without the additional frequency amplification and transfers it the indoor.

Abstract translation: 目的：提供一个室内/室外无线中继器，用于放大和无线电重复室外无线电信号（如卫星广播，LMDS，无线CATV，无线电ATM）等无线电信号，或者反向无线电重复从室内无线电发送的无线信号 终端或无线电专线到室外。 构成：用户发送部件（200）放大从室内终端设备发送的无线信号，无需额外的频率放大，并将其传送到室外。 订户接收部分（100）放大从室外发射的无线电信号而没有额外的频率放大，并将其传送到室内。

公开(公告)号：KR100262941B1

公开(公告)日：2000-09-01

申请号：KR1019980020845

申请日：1998-06-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박병선 ,  윤형섭 ,  이진희 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 본 발명은 반도체 기술분야에 관한 것으로, 특히 화합물 반도체 소자의 미세 T형 게이트 형성방법에 관한 것이며, 미세한 T형 게이트를 안정적인 구조로 용이하게 형성할 수 있는 화합물 반도체 소자의 미세 T형 게이트 형성방법을 제공하는데 그 목적이 있다. 이를 위해 본 발명은 T형 게이트 형성을 위한 희생막(예를 들어, 실리콘 질화막) 증착시 증착 온도를 점진적으로 변화시켜 다층의 박막을 증착하고, 이후 습식식각시 증착 온도에 따른 층간의 식각속도차를 이용하며, 또 전자빔 레지스트 패턴이 높은 온도에서 흘러내리는 플로우(flow) 특성을 이용하여 안정적인 구조를 가지는 계단형 미세 T형 게이트를 형성한다. 즉, 본 발명은 게이트 다리와 머리부위가 만나는 부분을 계단형 구조로 형성하여 게이트 다리와 머리의 끊어짐을 방지하고, 절연막이 게이트 다리를 양쪽에서 지지하고 있기 때문에 미세한 게이트 다리와 면적이 큰 T형 게이트 전극을 들뜸 없이 제작할 수 있다.

公开(公告)号：KR100262940B1

公开(公告)日：2000-09-01

申请号：KR1019980019864

申请日：1998-05-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/335

CPC classification number: B82Y10/00 ,  H01L21/28587 ,  H01L29/66469 ,  H01L29/66878

Abstract: PURPOSE: A method for manufacturing a chemical compound semiconductor device by lifting off an insulating layer is provided to form stably a gate electrode by using a high temperature heatproof metal. CONSTITUTION: The first insulating layer pattern having the first opening portion is formed on a semiconductor layer. The second insulating layer pattern having the second opening portion is formed on the first insulating layer pattern. A gate electrode(25A) of a T shape is formed by forming a conductive layer on a whole structure. The second insulating pattern is removed. The first insulating layer pattern is etched and the first insulating layer remains on a sidewall of a pillar(25B) of the conductive layer forming the gate electrode(25A) of the T shape.

Abstract translation: 目的：提供一种通过提升绝缘层来制造化合物半导体器件的方法，以通过使用高温耐热金属稳定地形成栅电极。 构成：具有第一开口部分的第一绝缘层图案形成在半导体层上。 具有第二开口部分的第二绝缘层图案形成在第一绝缘层图案上。 通过在整个结构上形成导电层来形成T形的栅电极（25A）。 去除第二绝缘图案。 蚀刻第一绝缘层图案，并且第一绝缘层保留在形成T形的栅电极（25A）的导电层的柱（25B）的侧壁上。

公开(公告)号：KR1020000039191A

公开(公告)日：2000-07-05

申请号：KR1019980054446

申请日：1998-12-11

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L21/18

Abstract: PURPOSE: A compound semiconductor device having a gate electrode of a stairs type is provided so as to improve a heat-resistibility and an insulating ability by using a two-steps etching process of a heat-resistible metal thin-layer and an insulating layer. CONSTITUTION: A fabrication method of the compound semiconductor device having the gate electrode of the stairs type contains the following processes: a process to compose an etch-stop layer, an ohmic layer, an insulation layer, and a heat-resistibility metal layer orderly on the compound semiconductor epitaxial substrate having several epitaxial layers; a process to form a gate insulation layer pattern of the stairs shape by etching the above heat-resistibility metal layer and insulation layer through the two-steps etching process; a process to form a gate recess pattern of T type pillar by etching the above ohmic contact layer and etch-stop layer through using a process of a two-steps gate recess to use a photo-resist pattern as a mask; a process to form the gate electrode of the stairs shape by lifting off the above photo-resist pattern, after evaporating in vacuum a gate metal on the above gate recess pattern; and a process to form a self-aligned source and drain electrode.

Abstract translation: 目的：提供一种具有楼梯型栅电极的化合物半导体器件，以通过使用耐热金属薄层和绝缘层的两步蚀刻工艺来提高耐热性和绝缘能力。 构成：具有楼梯型栅极电极的化合物半导体器件的制造方法包括以下工序：将有序蚀刻停止层，欧姆层，绝缘层和耐热金属层构成的工序 所述化合物半导体外延基板具有多个外延层; 通过两步蚀刻工艺蚀刻上述耐热金属层和绝缘层，形成楼梯形状的栅极绝缘层图案的工艺; 通过使用两步栅极凹槽的工艺蚀刻上述欧姆接触层和蚀刻停止层以使用光致抗蚀剂图案作为掩模来形成T型柱的栅极凹槽图案的工艺; 在真空中蒸发上述栅极凹槽图案上的栅极金属之后，通过剥离上述光致抗蚀剂图案来形成楼梯形状的栅电极的工艺; 以及形成自对准源极和漏极的工艺。

公开(公告)号：KR1020000018552A

公开(公告)日：2000-04-06

申请号：KR1019980036192

申请日：1998-09-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순

IPC: H01L21/334

Abstract: PURPOSE: A fabrication method of FETs(field effect transistors) is provided to reduce manufacturing processes and manufacturing costs by simultaneous forming the FETs having different mode and threshold voltage each other. CONSTITUTION: A method comprises the steps of forming a source and drain regions of each transistor; forming photoresist patterns(25A,25B) which the source and drain regions are exposed by different width according to the properties of the transistors; forming gate recesses(28A,28B,28C) having different width each other by etching the source and drain regions using the photoresist patterns(25A,25B); forming a conductive layer(29) on the resultant structure; and forming T-shaped gate electrodes(29A,29B,29C) by lift-off the photoresist patterns together with the conductive layer(29).

Abstract translation: 目的：提供FET（场效应晶体管）的制造方法，以通过同时形成具有不同模式和阈值电压的FET来降低制造工艺和制造成本。 构成：一种方法包括以下步骤：形成每个晶体管的源区和漏区; 根据晶体管的特性，形成不同宽度的源极和漏极区域的光致抗蚀剂图案（25A，25B）; 通过使用光致抗蚀剂图案（25A，25B）蚀刻源区和漏区，形成具有不同宽度的栅极凹槽（28A，28B，28​​C）; 在所得结构上形成导电层（29）; 以及通过与导电层（29）一起剥离光致抗蚀剂图案来形成T形栅电极（29A，29B，29C）。

公开(公告)号：KR100248399B1

公开(公告)日：2000-03-15

申请号：KR1019970046375

申请日：1997-09-09

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  최현태 ,  박철순 ,  윤형섭 ,  이진희 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 화합물 반도체 소자의 제작방법에 관한 것으로서, 건식식각방법으로 게이트 리쎄스한 경우 발생하는 게이트전극과 오믹층과의 접촉을 방지함으로 인해 게이트와 소스 또는 게이트와 드레인간의 누설전류를 감소시켜서 소자의 전기적 특성을 향상시킨다.
본 발명에서는 게이트 리쎄스시 쇼트키층의 손상을 방지하기 위한 에치-스탑 에치텍셜(etch-stop epitaxial)층의 성장방법, 건식식각에 의한 게이트 리쎄스와 선택적 습식식각에 의한 게이트 리쎄스의 이단계 게이트 리쎄스 방법과 ECR에 의해 성장한 산화막과 질화막의 이중절연막을 사용하여 소자를 보호하는 방법으로 구성함으로써, 게이트 리쎄스시 쇼트키층의 손상을 방지할 수 있고, GaAs의 오믹층과 T-게이트전극이 직접 접촉하지 않기 때문에 화합물 반도체 소자의 전기적 특성을 개선할 수 있으며, Ni/Ge/Ni/Ag/Au 오믹금속층을 채택하여 오믹 금속의 표면을 매끄럽게 하여 소자의 초미세(submicron)급 미세 게이트 패턴형성을 용이하게 할 수 있는 효과를 가진다.

公开(公告)号：KR1019990086738A

公开(公告)日：1999-12-15

申请号：KR1019980019864

申请日：1998-05-29

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/335

Abstract: 본 발명은 절연막을 리프트 오프하여 화합물 반도체 소자의 게이트 전극을 형성하는 방법에 관한 것으로, 반도체층의 일부를 노출시키는 제1 개구부를 갖는 제1 절연막 패턴을 산화막으로 형성하고, 상기 제1 개구부와 연통되며 상기 제1 개구부보다 폭이 크고

公开(公告)号：KR100228385B1

公开(公告)日：1999-11-01

申请号：KR1019960069816

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/28

CPC classification number: H01L29/66462 ,  H01L21/28581 ,  H01L21/28587 ,  H01L29/42316

Abstract: 본 발명은 X-대역 이상 주파수에서의 저 잡음 수신기, 전력 증폭기, 및 밀리미터파 대역의 MMIC 등의 고속 논리회로에 주로 응용되고 있는 HEMT등과 같은 고속 반도체 소자의 T-형 게이트 전극을 형성하는 방법에 관한 것으로서, 이러한 소자에 있어서는 짧은 게이트 길이와 넓은 단면적의 패턴이 동시에 요구되고 있는데, 기존의 포토리소그래피 방법으로는 게이트 채널의 미세한 선폭을 형성하기에는 해상력이 부족하여 주로 전자빔 리소그래피 기술이 사용되어 왔다. 그러나 전자빔 이용 방법은 높은 해상력에도 불구하고 많은 노광 시간이 요구되어 생산성 저하의 문제점이 있었다. 따라서, 본 발명에서는 기존의 공정과는 달리 단층의 레지스트 패턴위에 실리콘 산화막 혹은 실리콘 질화막을 중착한 후, 이를 이용하여 게이트 다리부분에 대응하는 더미 패턴을 형성한 다음, 이 더미 패턴 자리에 게이트 전극의 다리 부분을 형성하므로써, 해상력 향상을 위한 공정이 필요 없고, 실리콘 질화막의 두께 조절에 의해 아주 작은 미세 선폭(수백 Å)의 게이트 전극을 형성하는 방법을 제공한다.

公开(公告)号：KR1019990051067A

公开(公告)日：1999-07-05

申请号：KR1019970070306

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/304

Abstract: 본 발명은 균일하고 제어성이 좋은 뒷면 비아-홀(via-hole)용 웨이퍼 연마 시료 제작 방법을 제공하는 것을 목적으로 한다. 본 발명은, 뒷면 연마 시 유리 기판 위에 사파이어 웨이퍼를 저온 왁스를 사용하여 붙이고 그 위에 고온 왁스를 사용하여 공정이 완료된 웨이퍼를 붙인다. 50미크론 에서 100미크론까지 연마를 한 후 저온에서 유리 기판을 떼어내고 뒷면 비아-홀 리소그라피 공정을 진행한다. 리소그라피가 완료된 후 비아-홀을 식각하고 뒷면을 전기도금 방법으로 도금을 하여 비아-홀 공정을 완료하고 고온에서 웨이퍼를 사파이어 투명지지대로부터 떼어낸 후 세정한다. 따라서, 사파이어 투명명 지지대를 이용하여 식각마스크용 마스크 정렬과 건식식각 웨이퍼 받침대로 사용할 수 있도록 하고, 시료의 보호를 위하여 고온 및 저온 왁스를 사용하므로서 사용 후 떼어내기가 편리하도록 제작하는 방법에 의해 비아홀 식각 공정시 기판 온도에 따라 급격하게 변하는 식각율을 안정 시킬 수 있도록 한 것이다. 따라서 이 공정은 웨이퍼 내에서 균일하고 재현성 있는 뒷면 비아-홀을 얻을 수 있는 방법이다.