公开(公告)号：KR100523359B1

公开(公告)日：2005-10-24

申请号：KR1020030060881

申请日：2003-09-01

Applicant: 한국전자통신연구원

Inventor： 최익성 ,  이범철 ,  이정희 ,  손종무 ,  김봉태

IPC: H04L12/28

Abstract: 본 발명은 교환 시스템에서 많은 용량의 비대칭 트래픽 및 멀티캐스트 트래픽을 효율적으로 교환할 수 있는 비대칭 트래픽 스위칭 시스템에 관한 것이다.
본 발명은, 비대칭 용량의 포트를 통해 입력 받은 트래픽을 다수의 스위칭 경로로 부하를 분배하여 후술하는 대칭 용량의 스위칭부로 전달하는 적어도 하나의 부하분배부; 상기 부하분배부로부터 대칭 용량의 입력포트를 통하여 전송 트래픽을 입력받아 목적지 포트로 상기 전송 트래픽을 스위칭한 후 대칭 용량의 출력포트를 통하여 상기 스위칭된 전송 트래픽을 전달하는 대칭 용량의 스위칭부; 및 상기 스위칭부로부터 상기 전송 트래픽을 입력받아 소정의 출력 용량의 트래픽으로 병합하여 비대칭 용량의 출력포트를 통해 출력하는 적어도 하나의 트래픽 병합부를 포함한다.
본 발명에 따르면, 기존의 대칭형 스위칭 시스템보다 저가로 보다 많은 용량의 비대칭 트래픽과 멀티캐스트 트래픽을 효율적으로 교환할 수 있다.

公开(公告)号：KR100466543B1

公开(公告)日：2005-01-15

申请号：KR1020020074420

申请日：2002-11-27

Applicant: 한국전자통신연구원

Inventor： 배성범 ,  이규석 ,  이정희 ,  이재훈

IPC: H01L29/772

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to be capable of embodying a SAW filter using an Sl(Semi Insulating)-GaN layer of an HEMT(High Electron Mobility Transistor) for integrating the devices on a unit wafer. CONSTITUTION: An HEMT device is manufactured by depositing an SI GaN layer(12) and an AlxGa1-xN layer(13) on a semiconductor substrate(11). The first predetermined region of the AlxGa1-xN layer is etched. An FET(Field Effect Transistor) device is manufactured by forming FET electrodes(14a,14b) on the predetermined region of the AlxGa1-xN layer. The second predetermined region of the AlxGa1-xN layer is etched for exposing the SI GaN layer. Then, a SAW filter is manufactured by forming SAW filter electrodes(15) on the exposed SI-GaN layer.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，其能够体现使用HEMT（高电子迁移率晶体管）的S1（半绝缘）-GaN层的SAW滤波器，用于将器件集成在单元晶片上。 构成：通过在半导体衬底（11）上沉积SI GaN层（12）和Al x Ga 1-x N层（13）来制造HEMT器件。 AlxGa1-xN层的第一预定区域被蚀刻。 通过在AlxGa1-xN层的预定区域上形成FET电极（14a，14b）来制造FET（场效应晶体管）器件。 蚀刻Al x Ga 1-x N层的第二预定区域以暴露SI GaN层。 然后，通过在暴露的SI-GaN层上形成SAW滤波器电极（15）来制造SAW滤波器。

公开(公告)号：KR100392817B1

公开(公告)日：2003-07-28

申请号：KR1020010047498

申请日：2001-08-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최익성 ,  이정희 ,  한인탁 ,  정태식 ,  이범철 ,  박권철

IPC: H04L12/44

Abstract: PURPOSE: A parallel demultiplexing system for mass switching and a method therefor are provided to perform a high-speed mass communication by connecting cells as a tree structure, distributing each cell to a sub-path in parallel using a tree traversal method, inserting a link for indicating a sub-path of a next cell into a header of the cell, transmitting the cell through a plurality of sub-paths, and reassembling the cell in parallel. CONSTITUTION: A parallel cell distributing unit(210) segments inputted data into a plurality of cells, connects a plurality of cells as an M-way tree in which a leader cell is root, and distributes each cell to sub-paths in parallel using a certain tree traversal method. The parallel cell distributing unit(210) inserts a link for indicating a sub-path of a next transmission cell into a header of the cell, and transmits each cell to the sub-path. A parallel cell assembly unit(220) stores the cell transmitted from each sub-path in a cell queue according to sub-paths, analyzes the link inserted into the header of each cell, reassembles the cell in parallel according to the analyzed result, and transmits the reassembled cell.

Abstract translation: 目的：提供了一种用于批量切换的并行解复用系统及其方法，用于通过将单元连接为树结构来执行高速大量通信，使用树遍历方法将每个单元并行分配到子路径，插入链路 用于将下一个小区的子路径指示到小区的报头中，通过多个子路径发送该小区，并且并行地重组该小区。 组成：并行信元分配单元（210）将输入的数据分割成多个信元，将多个信元作为以引导信元为根的M路树连接，并将每个信元并行地分配给子路径，使用 某种树遍历方法。 并行信元分配单元（210）将用于指示下一个传输信元的子信道的链路插入信元的信头中，并且将每个信元传送到子信道。 并行信元组装单元（220）根据子路径将从每个子路径发送的信元存储在信元队列中，分析插入到每个信元的信头中的链路，根据分析结果并行地重组该信元，以及 传输重组的小区。

公开(公告)号：KR1020030013158A

公开(公告)日：2003-02-14

申请号：KR1020010047498

申请日：2001-08-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최익성 ,  이정희 ,  한인탁 ,  정태식 ,  이범철 ,  박권철

IPC: H04L12/44

Abstract: PURPOSE: A parallel demultiplexing system for mass switching and a method therefor are provided to perform a high-speed mass communication by connecting cells as a tree structure, distributing each cell to a sub-path in parallel using a tree traversal method, inserting a link for indicating a sub-path of a next cell into a header of the cell, transmitting the cell through a plurality of sub-paths, and reassembling the cell in parallel. CONSTITUTION: A parallel cell distributing unit(210) segments inputted data into a plurality of cells, connects a plurality of cells as an M-way tree in which a leader cell is root, and distributes each cell to sub-paths in parallel using a certain tree traversal method. The parallel cell distributing unit(210) inserts a link for indicating a sub-path of a next transmission cell into a header of the cell, and transmits each cell to the sub-path. A parallel cell assembly unit(220) stores the cell transmitted from each sub-path in a cell queue according to sub-paths, analyzes the link inserted into the header of each cell, reassembles the cell in parallel according to the analyzed result, and transmits the reassembled cell.

Abstract translation: 目的：提供用于质量切换的并行解复用系统及其方法，用于通过将小区连接为树结构来执行高速大规模通信，使用树遍历方法将每个小区并行地分配到子路径，插入链路 用于将下一个小区的子路径指示到小区的头部，通过多个子路径发送小区，并且并行重新组合小区。 构成：并行单元分配单元（210）将输入的数据分割成多个单元，将多个单元作为前导单元为根的M方向树连接，并且将每个单元并行地分配给子路径 某些树遍历方法。 并行单元分配单元（210）将用于指示下一个传输小区的子路径的链路插入到小区的首部，并将每个小区发送到子路径。 并行单元组合单元（220）根据子路径将从每个子路径发送的小区存储在小区队列中，分析插入每个小区的报头中的链路，根据分析结果并行重新组合小区，以及 传输重新组装的单元。

公开(公告)号：KR100363890B1

公开(公告)日：2002-12-11

申请号：KR1019990044590

申请日：1999-10-14

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 한만수 ,  이정희 ,  정갑중 ,  이범철

IPC: H04L12/56

CPC classification number: H04L49/153 ,  H04L12/5601 ,  H04L47/50 ,  H04L47/6225 ,  H04L49/254 ,  H04L49/255 ,  H04L49/30 ,  H04L49/3081 ,  H04L2012/5679 ,  H04L2012/5683

Abstract: 본발명은대용량의스위칭동작을위해다수의스위칭플랜(switching plane)을사용하는입출력버퍼형스위치(input and output buffered switch)의다중선택형 2차원라운드로빈스케줄링방법에관한것이다. 이러한다중선택형 2차원라운드로빈스케줄링방법은, 각입력버퍼모듈의전송요청신호의유무를감지하여 m×m 전송요청행렬(r(i,j), i,j=1,...,m)을구성하는제 1 단계와; 검색순서(S=1,...,m)를나타내는 m×m 검색형태행렬(d(i,j), i,j=1,...,m)을설정하는제 2 단계; 전송승인여부와전송가능한스위칭플랜의번호를나타내는 m×m 전송응답행렬(a(i,j), i,j=1,...,m)의요소값들을 0으로초기화하는제 3 단계; 상기검색형태행렬의검색순서(S)에따라전송요청행렬을검사하여전송요청이있는 r(i,j)를찾는제 4 단계; 및상기제 4 단계에서찾아진각 (i,j)쌍에대해전송응답행렬의 i행요소값들과 j열요소값들이 1∼n 범위내에서서로다른값을가지도록 a(i,j)값을설정하는제 5 단계를포함하는바, 상기검색순서(S)를 1부터 m까지 1씩증가시키면서상기제 4 단계내지제 5 단계를반복수행한다.

公开(公告)号：KR100321784B1

公开(公告)日：2002-02-01

申请号：KR1020000014113

申请日：2000-03-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  이범철 ,  박권철

IPC: G06F13/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및 그를 이용한 입력 데이터 처리 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 입력 버퍼에 이중의 파이포(FIFO : first-in-first-out) 버퍼를 두고 중앙 중재기에 요청 파이포(FIFO) 버퍼를 두어 전송지연에 무관하게 발생된 요청에 대해 중재를 수행하는 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및 그를 이용한 입력 데이터 처리 방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 입력 데이터 처리수단에서 매칭되는 입력포트로부터 입력 데이터를 받아 목적하는 출력포트별로 저장 관리하는 제 1 단계; 상기 입력 데이터 처리수단에서 상기 입력 데이터에 대한 중재 요청 신호를 중재 수단으로 전송하고 중재 요청 신호가 전송된 입력 데이터에 대한 정보를 저장 관리하는 제 2 단계; 중재수단이 전송받은 중재 요청 신호에 대해 입력 데이터 처리수단 및 목적하는 출력포트별로 관리하는 제 3 단계; 입력 데이터 처리수단과 목적 출력포트에 따라 중재 요청을 확인하여 중재를 수행하고 그 결과를 상기 입력 데이터 처리수단과 스위칭 수단으로 전송하는 제 4 단계; 및 상기 입력 데이터 처리수단이 출력 허가 신호를 수신하여 저장된 입력 데이터에 대한 정보를 확인하고 스위칭 수단으로 전송하여 입력 데이터에 대한 처리를 수행하는 제 5 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 스위치 시스템 등에 이용됨.

公开(公告)号：KR1020010089024A

公开(公告)日：2001-09-29

申请号：KR1020000014113

申请日：2000-03-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정갑중 ,  이정희 ,  이범철 ,  박권철

IPC: G06F13/00

CPC classification number: G06F13/364

Abstract: PURPOSE: A dispersed type input buffer switch system of an arbitration latency tolerance and a method for processing input data using the system are provided to perform an arbitration with respect to a generated request regardless of delay of a transmission of a request signal and a permission signal by providing a dual FIFO buffer in an input buffer and providing a requesting FIFO in a central arbiter. CONSTITUTION: An input buffer(21) includes a virtual output queue(211), a queue controller(212), a cell address FIFO(213), and an idle queue(214). A central arbiter(22) includes a request matrix(221), a request FIFO controller(222) and an arbitration logic(223). An output cell address FIFO buffer(213) is matched the virtual output queues(211) of the input buffer(21), respectively. The central arbiter(22) has a request matrix(221) storing a request signal per an output port according to input buffers. The request matrix(221) has a request signal FIFO buffer per each request matrix element. In addition, a space division switch(23) switches inputted data in accordance with a given command.

Abstract translation: 目的：提供一种仲裁等待时间容差的分散式输入缓冲器切换系统以及使用该系统处理输入数据的方法，用于对生成的请求执行仲裁，而不管延迟发送请求信号和许可信号 通过在输入缓冲器中提供双FIFO缓冲器并在中央仲裁器中提供请求FIFO。 构成：输入缓冲器（21）包括虚拟输出队列（211），队列控制器（212），单元地址FIFO（213）和空闲队列（214）。 中央仲裁器（22）包括请求矩阵（221），请求FIFO控制器（222）和仲裁逻辑（223）。 输出单元地址FIFO缓冲器（213）分别与输入缓冲器（21）的虚拟输出队列（211）匹配。 中央仲裁器（22）具有根据输入缓冲器存储每个输出端口的请求信号的请求矩阵（221）。 请求矩阵（221）每个请求矩阵元素具有请求信号FIFO缓冲器。 此外，空分开关（23）根据给定的命令切换输入的数据。

公开(公告)号：KR100160542B1

公开(公告)日：1999-02-01

申请号：KR1019940034390

申请日：1994-12-15

Applicant: 한국전자통신연구원

Inventor： 권오준 ,  이정희 ,  이용현

IPC: H01L21/18

CPC classification number: H01L21/76264 ,  H01L21/7627 ,  H01L21/76283 ,  Y10S438/96

Abstract: 고주파수 대역(800㎒~10㎓)의 모노리틱마이크로웨이브 집적회로(MIC)의 제작을 가능하게 하는 실리콘 기판의 구조 및 그 제조방법이 개시된다.
활성영역의 양측면에 그리고 실리콘 반도체 기판(40) 위에는 두개의 트렌치가 형성되고, 두 트렌치 각각의 내에는 900Å 정도의 산화막(47), 4000Å 정도의 저온 산화막(48), 2000Å 정도의 실리콘 산화막(49)이 형성되며 그 내부에는 산화막(50)이 채워진다.
두 트렌치의 외측의 비활성영역에도 다공질실리콘 산화층이 형성된다.
이런 구조의 실리콘 기판을 MMIC의 제작에 적용하면 제품의 생산성을 높이고 원가를 절감할 수 있게 된다.

公开(公告)号：KR100147137B1

公开(公告)日：1998-08-17

申请号：KR1019950041743

申请日：1995-11-16

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이정희 ,  나지하 ,  박권철

IPC: H04L12/54 ,  H04L12/927 ,  H04L12/751

Abstract: 본 발명은 제한적 공유메모리 비동기 전달모드(ATM) 스위치 장치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치에 관한 것으로, 스위치에서 셀 저장시 멀티캐스트 기능을 수행하며, 별도의 플래그 신호를 발생하여 어드레스 버퍼(ABUFF)에 저장하여 둠으로서 휴지 어드레스 버퍼(IAP)에서 셀어드레스 저장시 이 비트로서 셀 저장 여부를 분별할 수 있도록 하는 제한적 공유메모리 ATM 스위치에서 멀티캐스트 기능을 구현하기 위한 라우팅 제어 장치를 제공하기 위하여, 멀티캐스트 경로 정보(308)를 출력하는 멀티캐스트 경로 저장 수단(300); 어드레스 버퍼 인에이블 신호(213)와 휴지 어드레스 인에이블 신호(212)를 외부로 출력하고 유니캐스트 경로 정보(310)를 출력하는 어드레스 버퍼 인에이블 수단(301); 사용계산값 시프트 신호(307)와 플래그 발생 인에이블 신호(306)를 출력하는 사용계산값 시프팅 수단(302); 선택 최고 비트 신호(311)를 출력하는 최고비트 저장수단(303); 누적최고비트 결정신호(309)를 출력하는 논리곱 연산 수단(304); 멀티캐스트 플래그 신호(312)를 발생하여 출력하는 멀티캐스트 플래그 발생 수단(305); 및 플래그 신호(213)를 외부로 출력하는 플래그 선택 수단(313)을 구비하여 구현이 간단하고 성능이 우수한 멀티캐스트 기능을 제공할 수 있는 효과가 있다.

公开(公告)号：KR1019980014202A

公开(公告)日：1998-05-25

申请号：KR1019960033061

申请日：1996-08-08

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김진영 ,  이정희 ,  박권철 ,  윤현수 ,  조기호

IPC: H04L12/707 ,  H04L12/24 ,  H04L12/54 ,  H04L12/70

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
출력버퍼형 비동기전달모드 스위칭장치.
2. 발명이 해결하려고 하는 기술적 과제
ATM 스위칭장치가 NxN일 때 셀의 주소를 동일한 크기의 부분 주소 n개로 분할하여 부분 주소별로 순차적으로 라우팅하다 충돌이 발생했을 때, 충돌 발생시의 부분 주소부터 다시 라우팅할 수 있는 우회링크를 이용한 출력버퍼형 ATM 스위칭장치를 제공하고자함.
3. 발명의 해결방법의 요지
출력버퍼형 ATM 스위치망에 있어 스위칭 단간에 우회링크를 구비하여 입력된 셀의 출력 주소를 임의의 크기의 부분 주소로 분할하고, 포인터에 따라 라우팅시 충돌이 발생한 셀들은 우회 링크를 통해 포인터 값의 변화없이 출력하고, 우회 링크도 점유되어 해당 부분 주소와는 다른 정상 링크로 출력되는 셀들은 포인터의 값을 초기값으로 하여 출력하고, 셀이 목적 정상 링크를 통해 다음 스위칭 단으로 출력되면 포인터 값을 1감소시켜 출력하여 최종적으로 포인터 값이 0이되면 해당 출력단의 출력버퍼를 통해 출력되도록 함.
4. 발명의 중요한 용도
스위칭장치에 이용됨.