-
-
公开(公告)号：KR1020150106213A
公开(公告)日：2015-09-21
申请号：KR1020140028443
申请日：2014-03-11
Applicant: 한국전자통신연구원
CPC classification number: G01S17/58 , G01S7/4912 , G01S17/003
Abstract: 본 발명의 일 실시 예에서, 동작을 인식하기 위한 감지회로는, 광을 출력하기 위한 적어도 하나의 발광 소자, 발광 소자 위에 존재하는 물체에 의해 반사된 광을 수신하고, 입사된 광량에 비례한 복수의 전류 신호들을 발생시키는 적어도 하나의 수광 소자, 복수의 전류 신호들을 복수의 디지털 신호들로 변환하는 신호 변환부, 복수의 디지털 신호들을 수신하여 물체의 동작 여부를 판단하기 위한 합성 디지털 신호를 측정하는 인식부, 및 인식부를 제어하는 제어부를 포함하되, 인식부는 임계값보다 큰 합성 디지털 신호에 대한 클럭 신호를 발생하며, 발생된 클럭 신호에 의해 생성된 카운트를 측정하고, 제어부는 카운트 및 기준값의 비교를 통해 물체의 동작 여부를 판단한다. 인식부는 복수의 디지털 신호들의 크기를 일정한 시간 간격으로 측정하는 신호 검출부, 복수의 디지털 신호들의 크기를 합한 합성 디지털 신호의 크기를 일정한 시간 간격으로 측정하고, 합성 디지털 신호의 크기가 임계값보다 크지않으면 클럭 신호를 출력하는 합성신호 검출부, 클럭 신호의 입력에 의해 증가하는 상기 카운트를 측정하는 카운터, 및 복수의 디지털 신호들의 차이값으로부터 물체의 동작 방향을 판단하는 방향 판단부를 포함한다.
Abstract translation: 根据本发明的实施例，用于识别动作的感测电路包括：用于发光的至少一个发光元件; 至少一个光接收元件，其接收由所述发光元件上的物体反射的光，并且与所述光量成比例地产生多个电流信号; 信号转换部分，将当前信号转换为多个数字信号; 识别部分，通过接收数字信号来测量用于确定对象是否被移动的合成数字信号; 以及控制部，控制识别部。 识别部分产生大于阈值的合成数字信号的时钟信号，并测量由时钟信号产生的计数。 控制部分通过将计数与参考值进行比较来确定对象是否被移动。 识别部分包括以规则的时间间隔测量数字信号的尺寸的信号检测部分; 合成信号检测部分，以合成数字信号的大小以规则的时间间隔测量合成数字信号的大小，并且如果合成数字信号的大小不大于阈值，则输出时钟信号; 测量计数的计数器增加了时钟信号的输入; 以及方向确定部件，根据数字信号之间的差值确定物体的运动方向。
-
公开(公告)号：KR101419804B1
公开(公告)日：2014-07-17
申请号：KR1020100089624
申请日：2010-09-13
Applicant: 한국전자통신연구원
IPC: H03M1/38
Abstract: 본 발명은 저전력을 소비하면서 빠른 동작 특성을 보장하는 ADC 장치를 제공한다. 본 발명의 실시 예에 따른 아날로그 디지털 변환 장치는 제 1 및 제 2 기준 전압들을 이용하여 아날로그 신호를 제 1 디지털 신호로 변환하는 서브 아날로그 디지털 변환기; 및 복수의 비트 열들을 포함하고, 제 1 및 제 2 기준 전압들을 이용해 아날로그 신호를 제 2 디지털 신호로 변환하는 순차 접근 아날로그 디지털 변환기(Successive Approximation ADC)를 포함한다. 이때, 순차 접근 아날로그 디지털 변환기는 제 1 디지털 신호를 수신하고, 제 1 디지털 신호에 기반하여 복수의 비트 열들에 제 1 및 제 2 기준 전압들 중 하나를 인가한 상태에서, 제 2 디지털 신호를 변환하도록 구성된다.
-
公开(公告)号：KR1020140041126A
公开(公告)日：2014-04-04
申请号：KR1020120108120
申请日：2012-09-27
Applicant: 한국전자통신연구원
CPC classification number: H03M1/38 , H03M1/0678 , H03M1/468
Abstract: The present invention relates to a successive approximation register analog-to-digital converter. Provided is the successive approximation register analog-to-digital converter which includes: first and second capacitor arrays which generate and output first and second level voltages, respectively; a comparator which compares the first and second level voltages and outputs a comparison signal; SAR logic which generates a digital signal in response to the comparison signal; and a variable common mode selector which compares a first analog input voltage and a common mode voltage and supplies one among the first analog input voltage and the common mode voltage to top plates of the first and second capacitor arrays according to a comparison result.
Abstract translation: 本发明涉及逐次逼近寄存器模数转换器。 提供了逐次逼近寄存器模数转换器，其包括：分别产生并输出第一和第二电平电压的第一和第二电容器阵列; 比较器，比较第一和第二电平电压并输出比较信号; 响应于比较信号产生数字信号的SAR逻辑; 以及可变共模选择器，其根据比较结果比较第一模拟输入电压和共模电压，并将第一模拟输入电压和共模电压中的一个提供给第一和第二电容器阵列的顶板。
-
公开(公告)号：KR101381250B1
公开(公告)日：2014-04-04
申请号：KR1020100090583
申请日：2010-09-15
Applicant: 한국전자통신연구원
Inventor： 전영득
IPC: H03M1/12
CPC classification number: H03M1/1019 , H03M1/1038 , H03M1/164
Abstract: 본 발명의 목적은 신뢰도가 향상된 아날로그 디지털 변환 장치 및 그것의 동작 방법을 제공하는 것이다. 본 발명의 실시 예에 따른 아날로그 디지털 변환 장치는 제 1 및 제 2 기준 전압들을 각각 발생하는 제 1 및 제 2 기준 전압 발생 회로들을 포함한다. 그리고 아날로그 디지털 변환 장치는 아날로그 입력 신호를 수신하고, 제 1 기준 전압을 이용하여 아날로그 입력 신호를 제 1 디지털 신호로 변환하는 제 1 서브 아날로그 디지털 변환기를 포함한다. 또한, 아날로그 디지털 변환 장치는 아날로그 입력 신호의 전압 레벨 및 상기 제 1 디지털 신호에 대응하는 전압 레벨의 차이를 소정의 증폭 이득을 갖도록 증폭하여 잔류 신호를 출력하는 증폭부, 그리고 상기 제 2 기준 전압을 이용하여 상기 잔류 신호를 제 2 디지털 신호로 변환하는 제 2 서브 아날로그 디지털 변환기를 포함한다.
-
Patent Agency Ranking
公开(公告)号：KR101201893B1
公开(公告)日：2012-11-16
申请号：KR1020080131613
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: H03F3/45475 , H03F3/45968 , H03F2203/45212
Abstract: 본 발명은 고속 다단 전압 비교기에 관한 것으로, 본 발명에 따른 다단 전압 비교기는 옵셋 제거 스위치에 의해 각 전단 증폭기의 출력에서 옵셋을 제거할 수 있도록 구성되어 있으며, 아울러 리셋 스위치에 의해 각 전단 증폭기의 출력을 리셋시켜 출력 회복 시간을 감소시킬 수 있도록 구성되어 있다. 따라서, 본 발명에 따른 다단 전압 비교기는 높은 정확도를 가지면서 고속 동작이 가능하므로, 아날로그-디지털 변환기, 특히 고속 SAR ADC에 유용하게 적용이 가능하다.
고속, 다단, 비교기, 옵셋, 출력 회복 시간, 전단 증폭기, SAR ADC-
公开(公告)号：KR1020120064505A
公开(公告)日：2012-06-19
申请号：KR1020100125775
申请日：2010-12-09
Applicant: 한국전자통신연구원
CPC classification number: H03M1/069 , H03M1/168 , H03M1/12 , H03M13/6502
Abstract: PURPOSE: A pipelined ADC(Analog To Digital Converter) is provided to simply perform a logical correction operation by performing a binary shift when data errors are corrected. CONSTITUTION: A conversion stage circuit(1100) includes a plurality of conversion stages(1110-11K0) which is serially connected. The conversion stage converts inputted voltages into B bits of digital codes. The conversion stage outputs residual voltages to a rear end. A digital correction circuit(1200) performs a shift operation and a logic correcting operation by adding a predetermined value to digital codes outputted from the conversion stage circuit. A clock signal generator(1300) generates clock signals necessary for a conversion operation by receiving clock voltages. A reference voltage buffer(1400) generates reference voltages necessary for the conversion operation.
Abstract translation: 目的：提供流水线ADC（模拟到数字转换器），以便在纠正数据错误时执行二进制移位来简单执行逻辑校正操作。 构成：转换级电路（1100）包括串联连接的多个转换级（1110-11K0）。 转换级将输入的电压转换成B位的数字代码。 转换级将剩余电压输出到后端。 数字校正电路（1200）通过向从转换级电路输出的数字代码添加预定值来执行移位操作和逻辑校正操作。 时钟信号发生器（1300）通过接收时钟电压产生转换操作所需的时钟信号。 参考电压缓冲器（1400）产生转换操作所需的参考电压。
-
公开(公告)号：KR1020120029019A
公开(公告)日：2012-03-26
申请号：KR1020100090583
申请日：2010-09-15
Applicant: 한국전자통신연구원
Inventor： 전영득
IPC: H03M1/12
CPC classification number: H03M1/1019 , H03M1/1038 , H03M1/164
Abstract: PURPOSE: An analog digital converting apparatus and a reference voltage control method thereof are provided to change reference voltages according to the change of the amplification gain of a residual signal by offering different reference voltages to first and second sub analog digital converters. CONSTITUTION: A first reference voltage generating circuit(131) generates a first reference voltage. A second reference voltage generating circuit(132) generates a second reference voltage. A first sub analog digital converter changes an analog input signal into a first digital signal by using the first reference voltage. An amplifier changes the first digital signal into a voltage corresponding to the first digital signal by using the first reference voltage. The amplifier outputs a residual signal by amplifying the difference of a voltage level of the analog input signal and the voltage level corresponded to the first digital signal. A second sub analog digital converter changes the residual signal into a second digital signal by using the second reference voltage.
Abstract translation: 目的：提供一种模拟数字转换装置及其参考电压控制方法，通过向第一和第二子模拟数字转换器提供不同的参考电压，根据残留信号的放大增益的变化来改变参考电压。 构成：第一参考电压产生电路（131）产生第一参考电压。 第二参考电压产生电路（132）产生第二参考电压。 第一子模拟数字转换器通过使用第一参考电压将模拟输入信号改变为第一数字信号。 放大器通过使用第一参考电压将第一数字信号改变成对应于第一数字信号的电压。 放大器通过放大模拟输入信号的电压电平和对应于第一数字信号的电压电平的差来输出残留信号。 第二子模拟数字转换器通过使用第二参考电压将残差信号改变成第二数字信号。
-
公开(公告)号：KR101059460B1
公开(公告)日：2011-08-25
申请号：KR1020080097842
申请日：2008-10-06
Applicant: 한국전자통신연구원
CPC classification number: H03M1/162
Abstract: 본 발명은 알고리즘 아날로그-디지털 변환기(Analog-to-Digital Converter : ADC)에 관한 것으로, 본 발명에 따른 알고리즘 ADC는, 전처리 증폭기가 공유되는 구조로 플래시 ADC를 구성함으로써 플래시 ADC에 사용되는 전처리 증폭기의 갯수를 줄여 칩 면적을 감소시킬 수 있는 것을 특징으로 한다. 또한, 요구되는 해상도에 따라 MDAC에 포함된 연산 증폭기의 대역폭을 동적으로 줄여나감으로써 전력 소모를 최소화할 수 있는 것을 특징으로 한다.
알고리즘 ADC, 동적 가변 대역폭 증폭기, 바이어스, 플래시 ADC, MDACAbstract translation: 本发明涉及一种模数转换器（ADC），并且根据本发明的算法ADC包括预处理放大器 通过减少芯片数量可以减小芯片面积。 此外，包含在MDAC中的运算放大器的带宽根据所需的分辨率动态地降低，由此使功耗最小化。
-
公开(公告)号：KR1020110011520A
公开(公告)日：2011-02-08
申请号：KR1020100029810
申请日：2010-04-01
Applicant: 한국전자통신연구원
IPC: G05F1/56
CPC classification number: G05F3/205 , G11C5/146 , G11C11/4074 , H03F3/195
Abstract: PURPOSE: A reference voltage supply circuit is provided to quickly supply a reference voltage having no glitches by applying a necessary current when a glitch is generated. CONSTITUTION: A first amplifier amplifies a first input voltage and a first fed back reference voltage. A secondary amplifier amplifies a second input voltage and a second fed back reference voltage. A reference voltage generator(310) generates first and second reference voltages. The reference voltage generator feeds the first and second reference voltages back to the first and second amplifiers. A glitch removing unit(320) passes and intercepts a current flowing between a power source terminal and the ground.
Abstract translation: 目的：提供参考电压供应电路，通过在发生毛刺产生时施加必要的电流来快速提供不产生毛刺的参考电压。 构成：第一放大器放大第一输入电压和第一反馈参考电压。 次级放大器放大第二输入电压和第二反馈参考电压。 参考电压发生器（310）产生第一和第二参考电压。 参考电压发生器将第一和第二参考电压馈送回第一和第二放大器。 毛刺去除单元（320）通过并截取在电源端子和地之间流动的电流。
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.028 seconds)
