-
-
-
公开(公告)号：KR1020170029287A
公开(公告)日：2017-03-15
申请号：KR1020150126439
申请日：2015-09-07
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른반도체소자는반도체기판내에매립된매립산화막; 상기매립산화막상부에양자우물을포함하여형성된진성영역; 상기진성영역에일정거리이격되어형성되는 P형불순물영역및 N형불순물영역을포함할수 있다.
-
公开(公告)号：KR1020160091747A
公开(公告)日：2016-08-03
申请号：KR1020150012242
申请日：2015-01-26
Applicant: 한국전자통신연구원
IPC: H04B7/08
CPC classification number: H01Q19/32 , H04B7/086 , H04B7/0814 , H04B7/088
Abstract: 본발명의실시예에따른스마트안테나시스템은능동안테나와복수개의기생안테나를포함하는빔 포밍안테나를포함하는스마트안테나시스템에있어서, 상기기생안테나에연결되는상기리액턴스로드; 상기빔 포밍안테나로신호를송수신하는송수신기; 및신호의크기가가장큰 복수개의빔 패턴을이용하여신호원을실시간으로추적하고신호의크기가가장큰 방향으로빔을형성하는안테나조정부를포함할수 있다.
Abstract translation: 根据本发明的实施例，提供了一种智能天线系统，其具有包括有源天线和多个寄生天线的波束形成天线。 智能天线系统包括：连接到寄生天线的电抗负载; 收发信号到波束形成天线的收发器; 以及天线调整单元，通过使用多个波束图案实时地跟踪信号源，并且在信号具有最高强度的方向上形成波束，从而提高信号的灵敏度。
-
公开(公告)号：KR1020150095060A
公开(公告)日：2015-08-20
申请号：KR1020140016123
申请日：2014-02-12
Applicant: 한국전자통신연구원
IPC: H03F3/45
CPC classification number: H03F1/083 , H03F3/45475 , H03F3/45941 , H03F2200/129 , H03F2200/153 , H03F2203/45114 , H03F2203/45424 , H03F2203/45521
Abstract: 본 발명은 입력 차동 신호 및 공통 모드 궤환 신호에 기초하여 생성되는 출력 차동 신호를 출력하기 위한 제 1 및 제 2 출력 단자를 포함하는 제 1 증폭 유닛, 출력 차동 신호에 포함되는 공통 모드 신호를 검출하는 공통 모드 검출 유닛, 검출된 공통 모드 신호 및 기준 신호에 기초하여 생성된 공통 모드 궤환 신호를 출력하기 위한 궤환 신호 출력 단자를 포함하는 제 2 증폭 유닛, 제 1 출력 단자와 궤환 신호 출력 단자 사이에 연결되는 제 1 안정화 유닛, 및 제 2 출력 단자와 궤환 신호 출력 단자 사이에 연결되는 제 2 안정화 유닛을 포함하는 완전 차동 신호 시스템을 제공한다. 본 발명에 따르면, 완전 차동 신호 시스템의 작동이 안정될 수 있다. 나아가, 본 발명에 따르면, 완전 차동 신호 시스템이 안정적으로 작동하면서도 완전 차동 신호 시스템의 성능이 향상될 수 있다.
Abstract translation: 本发明提供的全差分信号系统包括：第一放大单元，包括第一和第二输出端，用于输出基于输入差分信号和公共反馈信号产生的输出差分信号; 共模检测单元，其检测包括在输出差分信号中的共模信号; 第二放大单元，其包括用于输出基于检测到的共模信号和参考信号产生的共模反馈信号的反馈信号输出端; 连接在第一输出端子和反馈信号输出端子之间的第一稳定单元; 以及连接在第二输出端子和反馈信号输出端子之间的第二稳定单元。 根据本发明，可以稳定全差分信号系统的运行。 此外，根据本发明，可以在全差分信号系统稳定运行的同时，提高全差分信号系统的性能。
-
Patent Agency Ranking
公开(公告)号：KR101309837B1
公开(公告)日：2013-09-23
申请号：KR1020100023159
申请日：2010-03-16
Applicant: 한국전자통신연구원
IPC: H03M1/38
CPC classification number: H03M1/0678 , H03M1/0682 , H03M1/468
Abstract: 본 발명의 실시예에 따른 순차 접근 아날로그 디지털 변환기는 보정 캐패시터열과 비트 수효보다 2
n-1 개 적은 수의 비트 캐패시터열을 포함하는 제1 변환부; 상기 제1 변환부와 차동으로 동작하는 제2 변환부; 상기 제1 변환부 및 상기 제2 변환부의 출력 전압에 따라 각 캐패시터에 대한 하이 또는 로우 레벨의 전압을 출력하는 비교기; 상기 비교기의 출력 전압을 수신하여 디지털 신호로 변환하는 SAR 로직부; 및 상기 SAR 로직부에 의해 변환된 디지털 신호를 수신하고, 수신된 디지털 신호 중 상기 보정 캐패시터열에 대한 보정 디지털 신호를 이용하여 상기 비트 캐패시터열에 대한 디지털 신호를 보정하는 보정 로직부를 포함하고, 입력 아날로그 신호의 샘플링 후 상기 제1 변환열과 상기 제2 변환열의 출력을 각각 상기 비교기의 입력단에 연결하여, 상기 비교기의 출력 전압에 따라 MSB에 해당하는 디지털 값을 결정한다.-
公开(公告)号：KR101140349B1
公开(公告)日：2012-05-03
申请号：KR1020080090653
申请日：2008-09-16
Applicant: 한국전자통신연구원
Abstract: 본 발명에 따른 다단 연속 근사 레지스터 아날로그 디지털 변환기(Successive Approximation Register Analog Digital Converter)는 파이프라인 ADC와 유사한 수십 내지 수백 MHz 의 동작 속도를 유지하면서도 칩 면적과 전력소모를 줄일 수 있는 것을 특징으로 한다. 또한, 본 발명에 따른 아날로그 디지털 변환 방법은 다단으로 연결된 각 SAR ADC에서 동시 다발적으로 아날로그 디지털 변환이 이루어지므로, 아날로그 디지털 변환 시간을 줄일 수 있는 것을 특징으로 한다.
ADC, SAR(Successive Approximation Register), pipeline ADC-
8.发明公开의사 차동 병합 커패시터 스위칭 디지털-아날로그 변환기 有权DAC（数字 - 模拟转换器）具有PSEUDO-DIFFERENTIAL MERGED-CAPACITOR SWITCHING METHOD
公开(公告)号：KR1020110015113A
公开(公告)日：2011-02-15
申请号：KR1020090072660
申请日：2009-08-07
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A pseudo-differential integrated capacitor switching digital-analog converter(DAC) is provided to maximize the capacitance of a capacitor unit by reducing the number of capacitors. CONSTITUTION: A sequential access DAC includes a positive DAC(200), a negative DAC(100), a comparator(300), and a logic part(400). The structures of the negative DAC and the positive DAC are identical. The negative DAC and the positive DAC respectively includes four bits, one coupling capacitor, and four switching elements. A bit capacitor is in connection with the input terminal of the comparator.
Abstract translation: 目的：提供一个伪差分集成电容切换数模转换器（DAC），通过减少电容器的数量来最大化电容器单元的电容。 构成：顺序访问DAC包括正DAC（200），负DAC（100），比较器（300）和逻辑部分（400）。 负DAC和正DAC的结构是相同的。 负DAC和正DAC分别包括四位，一个耦合电容和四个开关元件。 一个位电容与比较器的输入端相连。
-
公开(公告)号：KR100981732B1
公开(公告)日：2010-09-13
申请号：KR1020080085999
申请日：2008-09-01
Applicant: 한국전자통신연구원
IPC: G05F3/24
CPC classification number: G05F3/30
Abstract: 본 발명은 밴드갭 기준전압 발생기에 관한 것으로, 제1, 2 바이폴라 트랜지스터에 제4, 5 NMOS 트랜지스터를 병렬로 각각 연결하여 절대온도에 반비례하는 CTAT(Complementary To Absolute temperature) 전압이 상기 제5 NMOS 트랜지스터의 문턱전압 만큼 감소되도록 한 것을 특징으로 한다. 따라서, 본 발명에 따르면, 절대온도에 비례하는 PTAT(Proportional To Absolute Temperature) 전압의 온도 계수에 대한 가중치값이 감소되어 제로의 온도 계수를 위한 저항비를 1/2 정도로 줄일 수 있으므로 밴드갭 기준전압 발생기의 소형화를 도모할 수 있다. 또한, 상기 제1, 2 바이폴라 트랜지스터에 병렬로 각각 연결된 제2, 3 저항에 의해 1V 이하의 안정된 기준전압을 제공할 수 있다.
저전압, 기준전압, 트랜지스터, 저항, 온도 계수, 가중치-
公开(公告)号：KR1020100056076A
公开(公告)日：2010-05-27
申请号：KR1020080115053
申请日：2008-11-19
Applicant: 한국전자통신연구원
CPC classification number: H03M1/069 , H03M1/0607 , H03M1/468 , H03M1/804
Abstract: PURPOSE: A successive approximation AD converter is provided to correct digital output errors, increase the region of the dynamic operation of a signal converter, and improve the noise ratio of outputted signals by including two bits with the same size of capacitance as LSB(Least Significant Bit). CONSTITUTION: A first converting column(100) includes a plurality of capacitors and is connected to a first input terminal of a comparator(200). A second converting column(150) has the same configuration as the first converting column. 8 capacitors are connected to the second input terminal of the comparator. The comparator outputs a high or low output voltage to an SAR(Successive Approximation Register) logic unit of a controller(300) according to the differential voltage between the voltage of the first input terminal and the voltage of the second input terminal. The controller sets the digital signal to high or low level to control the switch of the capacitor and provides the set signal to the switch.
Abstract translation: 目的：提供逐次逼近AD转换器来校正数字输出误差，增加信号转换器的动态工作区域，并通过包含与LSB相同尺寸的两个位来提高输出信号的噪声比（最低有效值 位）。 构成：第一转换列（100）包括多个电容器，并连接到比较器（200）的第一输入端。 第二转化柱（150）具有与第一转化柱相同的构造。 8个电容器连接到比较器的第二个输入端。 比较器根据第一输入端子的电压与第二输入端子的电压之间的差分电压向控制器（300）的SAR（逐次近似寄存器）逻辑单元输出高或低的输出电压。 控制器将数字信号设置为高电平或低电平，以控制电容器的开关，并将设置信号提供给开关。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.041 seconds)
