CDMA 이동통신망에서의 EI 2048Kbps PCM 정합방식을 이용한 기지국과 기지국 제어장치간의 프로세서 데이타 통신처리를 위한 정합장치

    公开(公告)号:KR1019970006778B1

    公开(公告)日:1997-04-30

    申请号:KR1019940032825

    申请日:1994-12-05

    Abstract: In an apparatus for connecting base stations which is adopted for a CDMA mobile communication network including a mobile station (1), a base station (12) for matching a mobile station (11), a base station control device (13) for processing soft handoff, a mobile communication exchanger (14) and a home position register (15), an improvement includes a processor communication node controller (41) for controlling connection between an EI link matching device for packet transmission (43) and external blocks (42, 43), a processor communication node matching device (42) connected to a plurality of processor communication nodes and EI link matching device (43) for performing communication between processors, an EI link matching device (43) for performing maintenance and repair under the control of the processor communication node control device (41), and an alarm compiling device (44) for reporting to a control processor (CPP) of the base station control device (13) on the alarm compiled from the corresponding node matching device 942) and EI link matching device (43) by the processor communication node control device, wherein communication data and voice service data may be transmitted between processors of different base stations independently on the base station position by using EI PCM transmission equipment and transmission path.

    Abstract translation: 在用于包括移动台(1),用于匹配移动台(11)的基站(12))的CDMA移动通信网络所采用的基站装置中,用于处理软件的基站控制装置(13) 切换,移动通信交换机(14)和归属位置寄存器(15),改进包括处理器通信节点控制器(41),用于控制用于分组传输的EI链路匹配设备(43)和外部块(42, 43),连接到多个处理器通信节点的处理器通信节点匹配设备(42)和用于执行处理器之间的通信的EI链路匹配设备(43),用于在控制下执行维护和修复的EI链路匹配设备 的处理器通信节点控制装置(41)的报警编译装置(44),用于向由所述基站控制装置(13)的控制处理器(CPP)报告的报警器 相应的节点匹配装置942)和EI链路匹配装置(43),其中可以通过使用EI PCM传输在基站位置独立地在不同基站的处理器之间传送通信数据和语音业务数据 设备和传输路径。

    대용량 프로세서간 통신망 경로제어 방법
    23.
    发明授权
    대용량 프로세서간 통신망 경로제어 방법 失效
    如何控制大容量处理器之间的网络路径

    公开(公告)号:KR1019960011966B1

    公开(公告)日:1996-09-06

    申请号:KR1019930027361

    申请日:1993-12-11

    Abstract: receiving a message frame with a start flag by waiting a frame receipt after latching and initializing an assigned node, IPCU(Inter-Processor Communication Unit) address, its group information, and characteristic information of each node with a system driving; checking a presence of forcibly inserted '0' bit to remove and to confirm a node characteristic; extracting an IPCU address from the frame when the node characteristic is lower gateway node to perform "upper gateway node path control" to permit the message frame receipt according to a communication mode, performing a process to wait the frame receipt when a path control is continued; extracting the IPCU address from the frame when the node characteristics is a processor node perform "processor node path control permitted the message frame receipt according to the communication mode by extracting a node address from the frame once again to wait the frame receipt when continuing the path control.

    Abstract translation: 通过在系统驱动后锁存和初始化分配的节点,IPCU(处理器间通信单元)地址,其组信息和每个节点的特征信息等待帧接收来接收具有起始标志的消息帧; 检查强制插入的“0”位的存在以去除并确认节点特性; 当节点特性为低级网关节点时,从帧中提取IPCU地址,执行“上网关节点路径控制”,根据通信模式允许消息帧接收,执行路径控制继续等待帧接收的处理 ; 当节点特征为处理器节点时,从帧中提取IPCU地址执行“处理器节点路径控制根据通信模式允许消息帧接收,通过从帧再次提取节点地址以在继续路径时等待帧接收 控制。

    CDMA 이동통신 네트워크 노드에서의 두 지점간 통신경로 제어 방법
    25.
    发明公开
    CDMA 이동통신 네트워크 노드에서의 두 지점간 통신경로 제어 방법 失效
    一种控制CDMA移动通信网络节点中的点对点通信路径的方法

    公开(公告)号:KR1019960027795A

    公开(公告)日:1996-07-22

    申请号:KR1019940035482

    申请日:1994-12-21

    Abstract: 본 발명은 CDMA 이동통신 셀프루팅 네트워크 노드에서의 두지점간 통신 경로 제어방식에 관한 것으로 특히, 본 발명에 따른 CDMA 이동통신 네트워크 노드에서의 두 지점간 통신경로 제어방법을 제공하면, 메시지 프레임의 멀티캐스팅 그룹 어드레스와 노드 자신이 가지고 있는 멀티캐스팅 제어 어드레스 애트리뷰트를 경로제어에 이용함으로써 다양한 토폴로지의네트워크 구조하에서도 그룹 멀티캐스팅 통신용 메시지 프레임에 대한 셀프루팅이 가능한 효과가 있다.

    CDMA 이동통신 제어국의 보코더/셀렉터 내에서의 이중포트램 통신을 위한 제어회로

    公开(公告)号:KR1019960027489A

    公开(公告)日:1996-07-22

    申请号:KR1019940034646

    申请日:1994-12-16

    Abstract: 본 발명은 이동통신 시스템의 제어국내 존재하는 TSB 블럭에 위치하는 셀렉터 인터페이스부와 셀렉터부 사이의 데이타 통신을 위한 제어장치에 관한 것으로, 상기 셀렉터 인터페이스부에서 발생되는 제1칩선택신호를 입력받는 제1디코더와, 상기 셀렉터부에서 발생되는 제2칩선택신호를 입력받는 제2디코더와, 상기 제1디코더에서 발생되는 신호와 상기 제2디코더에서 발생되는 신호를 입력받아 데이타의 전송방향을 제어하는 제1, 제2비지신호를 출력하며 저장되어지는 데이타를 설정된 전송방향으로 전송하는 듀얼메모리와, 상기 셀렉터 인터페이스부에 따라 상기 셀렉터 인터페이스부의 동작을 제어하는 제1동작제어부 및 상기 셀렉터부에서 발생되는 버스신호와 상기 제2디코더에서 발생되는 신호 및 상기 듀얼메모리에서 발생되어진 제2비지신호 따라 상기 셀렉터의 동작을 제어하는 제2동작제어부를 포함하는 것을 특징으로 하는 CDMA 이동통신 제어국의 보코더/셀렉터 내에서의 이중포트램 통신을 위한 제어회로를 제공하면, 이동통신 내의 셀렉터와 셀렉터 인터페이스부 사이에 전송 데이터 손실을 줄이고 통신 성능을 하므로서, 하나의 셀렉터에 더 많은 보코더 인터페이스가 가능하도록 해준다.

    이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치
    27.
    发明授权
    이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치 失效
    在作为冗余设备运行的处理器设备中,

    公开(公告)号:KR1019960005743B1

    公开(公告)日:1996-05-01

    申请号:KR1019930030003

    申请日:1993-12-27

    Abstract: The data transmit acknowledgement signal generator comprises a buffering unit for receiving and outputting a data transmit acknowledgement signal of a standby part of the generator through a dual bus system; a control signal generating unit for generating a data transmit end signal; a signal transmitter of an active part; a controller, in which if there is no data transmit end signal input from the process for a given time, for outputting a bus system error signal and a re-access signal by receiving the system control signal, or for outputting the re-access error signal and a program counter if there is an error in the active part; a control signal buffering unit; and a signal transmitting unit of the standby part.

    Abstract translation: 数据发送确认信号发生器包括:缓冲单元,用于通过双总线系统接收和输出发电机待机部分的数据发送确认信号; 控制信号生成单元,用于生成数据发送结束信号; 有源部分的信号发射器; 控制器,其中如果在给定时间内没有从处理输入的数据发送结束信号,用于通过接收系统控制信号输出总线系统错误信号和重新访问信号,或者用于输出重新访问错误 信号和程序计数器,如果有效部分有错误; 控制信号缓冲单元; 和备用部分的信号发送单元。

    프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
    28.
    发明授权
    프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 失效
    处理器单元通信的互连及其操作

    公开(公告)号:KR1019960003784B1

    公开(公告)日:1996-03-22

    申请号:KR1019930025732

    申请日:1993-11-29

    Abstract: first and second bridge nodes connected to each other and transmitting/receiving a doubling switching signal, for executing communication between one inter-processor communication unit network and another network, one of the first and second bridge nodes maintaining an operation state and the other maintaining a standby state; third and fourth bridge nodes connected to each other and transmitting/receiving a doubling switching signal, for executing communication between other inter-processor communication unit network and another network, one of the third and fourth bridge nodes maintaining the operation state and the other maintaining the standby state; and a U-link for crossing and connecting one to one the first and second bridge nodes and the third and fourth bridge nodes.

    Abstract translation: 第一和第二桥接节点彼此连接并且发送/接收双重切换信号,用于执行一个处理器间通信单元网络和另一个网络之间的通信,所述第一和第二网桥节点之一保持操作状态,而另一个保持 待机状态 第三和第四桥节点彼此连接并且发送/接收双重切换信号,用于执行其他处理器间通信单元网络与另一网络之间的通信,第三和第四网桥节点之一保持操作状态,而另一个保持 待机状态 以及用于跨越并连接第一和第二桥节点以及第三和第四桥节点的一对一的U形链路。

    에러 발생 검출회로
    29.
    发明公开
    에러 발생 검출회로 失效
    错误发生检测电路

    公开(公告)号:KR1019950022140A

    公开(公告)日:1995-07-28

    申请号:KR1019930027120

    申请日:1993-12-09

    Abstract: 본 발명은, 하나의 에러에 대해서는 한번의 처리만 수행하고 에러발생 신호를 정상으로 복구시켜 신속하게 에러를 감지하여 에러를 처리하므로써 장애 발생에 대한 파급 효과를 극소화 하는데 그 목적이 있으며, 상기 목적을 달성하기 위하여 본 발명은, 여러 종류의 에어중 하나의 에러가 발생되었을 경우 에러의 데이터를 래치하기 위한 에러 래치부(100), 에러발생의 유무를 판단하여 에러 발생시 에러 데이터의 래치를 위한 신호 및 에러 발생 유무를 CPU나 주변 디바이스에 알려주는 신호를 발생시키는 비교부(500), 에러 리드 신호를 발생하는 어드레스 디코더(600), 여러 종류의 래치된 데이터를 리드 신호에 따라 해당 에러 데이터를 출력하도록 하는 디코더부(300), 디코더에서 출력된 에러 데이터의 출력을 위한 출력 버퍼부(400), 출력버퍼부의 데이터 데이터 버스에 출력하기 위한 출력버퍼 제어부(100)를 구비한다.

    이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치

    公开(公告)号:KR1019950022075A

    公开(公告)日:1995-07-26

    申请号:KR1019930030003

    申请日:1993-12-27

    Abstract: 본 발명은 이중화 보드의 데이터 전송확인 신호 발생 브럭도로서 액티브측 주프로세서 보드가 정상적으로 동작중일때 시스팀 버스로 데이터 액세스시 발생되는 데이터 전송 확인 신호(DTACK-S, DTACK-D) 및 액세스 실패 유무를 나타내는 신호(BERR-S, BERR-D)등을 제어하는 제어신호버퍼(55)와; 액티브/스탠바이측 액세스 유무를 구분하여 상기 제어신호버퍼(55)를 제어하는 제어부(100)와; 상기 제어신호 버퍼(55)에서 전송된 신호를 스탠바이측에 데이터 전송확인 신호를 전송하기 위한 스탠바이 신호 전송부(99)와; 스탠바이측 데이터 전송확인 신호를 액티브측에 전송하기 위한 버퍼(88)와; 상기 버퍼(88)의 출력과 시스팀 버스에 실려 있는 데이터 전송 확인 신호(DTACK-S)를 받아 데이터 전송 종료 확신호(DTACK-D)를 생성하는 제어신호 발생부(77)와; 상기 제어신호 발생부(77)에서 발생된 데이터 전송 확인 신호를 시스팀 버스에 전송하는 신호전송부(66)를 포함하여 이루어지는 것을 특징으로 한다.

Patent Agency Ranking