公开(公告)号：KR100959055B1

公开(公告)日：2010-05-20

申请号：KR1020070099872

申请日：2007-10-04

Applicant: 한국전자통신연구원 ,  숭실대학교산학협력단

Inventor： 박장현 ,  장훈 ,  김창선 ,  심은성 ,  홍원기

IPC: G06F11/20 ,  G06F11/27 ,  G06F12/00

Abstract: 본 발명은 유한 상태 머신(FSM) 및 스페어 메모리의 행과 열에 재배치할 수 있는 알고리즘을 이용하여 기존의 결함 모델뿐만 아니라 새롭게 모델링된 결함까지도 검출해 낼 수 있고 메모리 생산 과정의 안정화에 따라 좀 더 다양한 알고리즘을 선택하여 적용할 수 있는 내장 자체 테스트 회로와 검출된 결함을 효율적으로 복구하기 위한 내장 복구 회로를 제공한다. 본 발명에 따른 메모리 장치는 데이터를 저장하고 저장된 데이터를 출력하기 위한 데이터 저장부, 외부에서 입력되는 선택 신호에 대응하여 다수개의 알고리즘 중 하나를 선택하여 출력하는 알고리즘 생성부 및 알고리즘 생성부에서 출력된 알고리즘을 이용하여 데이터 저장부를 테스트하여 결함이 있는 영역을 검출해 내는 테스트 제어부를 포함한다. 본 발명은 여러 가지의 메모리를 포함하는 SOC의 경우 다양한 결함이 발생하여도 결함을 검출하여 SOC를 정상동작시킬 수 있으며 SOC 내 메모리 장치를 스페어 행과 열 메모리를 이용하여 결함을 복구하여 사용할 수 있어 메모리의 수율을 증가시킬 수 있다.
임베디드 메모리, 자가 테스트, 자가 복구, 마치 요소, 유한상태머신

公开(公告)号：KR100885684B1

公开(公告)日：2009-02-26

申请号：KR1020070071751

申请日：2007-07-18

Applicant: 한국전자통신연구원 ,  한양대학교 산학협력단

Inventor： 김창선 ,  박장현 ,  백상현 ,  배종선

IPC: G11C29/00

Abstract: 본 발명은 반도체 메모리 장치 내 비트 라인에 스트레스를 주어 단위셀 간 흐를 수 있는 교류 전류를 직접 검출하여 테스트하는 반도체 회로 및 그 테스트 방법을 제공한다. 이를 위해 본 발명에 따른 반도체 메모리 장치는 데이터를 저장하기 위한 복수의 단위셀 및 테스트 모드시 복수의 단위셀에 연결된 비트 라인 쌍에 서로 다른 테스트 신호를 입력하고 노멀 모드시 데이터를 전달하기 위한 비트 라인 테스트 구동부를 포함한다. 따라서, 본 발명은 고가의 테스트장비나 긴 시간을 들이지 않고 간단한 회로를 추가하여 메모리 셀에서 발생하는 위와 같은 문제점들을 검출하고 문제가 있는 단위셀을 수리하거나 사용하지 않음으로써 추가적인 전력소비의 원인을 제거하여 반도체 메모리 장치의 동작에서 신뢰성을 높일 수 있다.
메모리, 커플링 캐패시턴스, 연결고장, 테스트, 비트라인, 스트레스

公开(公告)号：KR100875995B1

公开(公告)日：2008-12-24

申请号：KR1020070047275

申请日：2007-05-15

Applicant: 한국전자통신연구원 ,  서울시립대학교 산학협력단

Inventor： 박장현 ,  김기철 ,  이정우 ,  김창선

IPC: G06T1/00

Abstract: A method for creating a pixel block and a buffering apparatus and method using the same are provided to create data blocks by unit to create block information, and determine whether to transmit pixel data using the created block information, thereby reducing the amount of data transmission and performing buffering without unnecessary operation. A method for creating a pixel block comprises the following steps of: storing the number of pixels included into a block and the shape information of the block(701); creating pixel blocks based on the reference information(702); generating block information about the block and transmitting the generated block information to a z-buffering apparatus(703); checking whether the z-buffering apparatus requests the transmission stoppage of pixel depth values(704); transmitting the pixel depth values of the block in order if the transmission stoppage of the pixel depth values is not requested(705); and closing the pixel block generation if there is a residual block(706); and selecting a next block if there is the residual block(707).

Abstract translation: 提供了一种用于创建像素块的方法以及使用该方法的缓冲设备和方法，以通过单元创建数据块以创建块信息，并且使用所创建的块信息来确定是否传输像素数据，从而减少了数据传输量并且 执行缓冲而无需不必要的操作。 一种用于创建像素块的方法包括以下步骤：存储包括在块中的像素的数量和块的形状信息（701）; 基于参考信息创建像素块（702）; 产生关于所述块的块信息并将所产生的块信息发送到z缓冲设备（703）; 检查z缓冲设备是否请求传输像素深度值的停止（704）; 如果没有请求传输像素深度值的停止，则依次发送该块的像素深度值（705）; 如果存在残余块，则关闭像素块生成（706）; 如果存在残留块，则选择下一个块（707）。

公开(公告)号：KR1020080076686A

公开(公告)日：2008-08-20

申请号：KR1020070099872

申请日：2007-10-04

Applicant: 한국전자통신연구원 ,  숭실대학교산학협력단

Inventor： 박장현 ,  장훈 ,  김창선 ,  심은성 ,  홍원기

IPC: G06F11/20 ,  G06F11/27 ,  G06F12/00

Abstract: An embedded memory device and a system integrated with a programmable self-test, and a self-recovery method thereof are provided to detect a new fault model as well as a usual fault model capable of providing transparency to a user and apply more various algorithms selectively according to stabilization of a memory manufacturing process. An embedded memory(20) stores data and outputs the stored data. An algorithm generator(10) selects and outputs one of a plurality of algorithms by responding to a selection signal received from the outside. A test controller(50) detects a region including a fault by testing the embedded memory with the algorithm output from the algorithm generator. The test controller includes an address generator(80) increasing or decreasing an address of the embedded memory to be tested by receiving the MSB(Most Significant Bit) among a code received from the algorithm generator, a signal generator(70) generating a control signal for testing read/write operations of the embedded memory by receiving the remaining part of the code, and a comparator(60) determining the fault by comparing the data output from the embedded memory with reference data.

Abstract translation: 提供嵌入式存储器件和集成有可编程自检的系统及其自恢复方法来检测新的故障模型以及能够向用户提供透明度并且选择性地应用更多种算法的通常的故障模型 根据内存制造流程的稳定性。 嵌入式存储器（20）存储数据并输出存储的数据。 算法生成器（10）通过响应从外部接收到的选择信号来选择并输出多个算法中的一个。 测试控制器（50）通过使用从算法生成器输出的算法测试嵌入式存储器来检测包括故障的区域。 测试控制器包括地址发生器（80），通过从算法生成器接收到的代码中接收到MSB（最高有效位）来增加或减少要测试的嵌入式存储器的地址;产生控制信号的信号发生器（70） 用于通过接收代码的剩余部分来测试嵌入式存储器的读/写操作;以及比较器（60），通过将从嵌入式存储器输出的数据与参考数据进行比较来确定故障。

公开(公告)号：KR100194643B1

公开(公告)日：1999-06-15

申请号：KR1019960028167

申请日：1996-07-12

Applicant: 한국전자통신연구원

Inventor： 주유상 ,  노예철 ,  박장현

IPC: H03M3/00

Abstract: 본 발명은 비터비 복호기의 메모리 제어장치에 관한 것으로서, 특히 상태메트릭스 메모리 초기화에 적당하도록 한 메모리 제어장치에 관한 것이다.
본 발명은 상태메트릭스 메모리(SM)에 직접 초기값을 저장하지 않고도 동일한 효과를 가질 수 있는 회로를 구현하고자 한다.
상기의 목적 달성을 위하여 본 발명에 따른 비터비 복호기의 메모리 장치는 상태메트릭스 메모리(SM)에 직접 초기 값을 지정하는 별도의 과정을 수행하지 않고 바로 경로메트릭스 모듈(ACS)을 수행하는 비터비 복호기의 메모리 제어 장치를 제공하고자 한다.
상기와 같이 구성된 본 발명은, 상태메트릭스 메모리(SM)의 초기화를 위하여 상태메트릭스 메모리(SM)에 직접 초기값을 저장하는 별도의 과정을 수행하지 않고도 동일한 효과를 가질 수 있는 비터비 복호기에서 메모리 제어장치를 구현할 수 있다는 것이다.

公开(公告)号：KR1020130116672A

公开(公告)日：2013-10-24

申请号：KR1020120039279

申请日：2012-04-16

Applicant: 한국전자통신연구원 ,  금오공과대학교 산학협력단

Inventor： 장인수 ,  최성훈 ,  박장현 ,  김창범 ,  어지훈 ,  이재동 ,  이용환 ,  장영찬

IPC: H04L29/12 ,  H04L29/02

CPC classification number: G06F3/05 ,  H03M1/1205

Abstract: PURPOSE: A multipoint data collection apparatus and method are provided to reduce a data line number between an analog block and a digital block, thereby reducing the load of the analog block. CONSTITUTION: A multipoint data collection apparatus (100) comprises a channel data collection group (110) and a channel data processing unit (140). The channel data collection group has data acquisition modules (130) for collecting channel data at different points and includes at least two channel data collection units in which data acquisition modules are serially connected with each other. Channel data collection units are parallelly connected to each other in the channel data processing unit. The channel data processing unit controls each data acquisition module to shift channel data in each data acquisition module to a predetermined size. [Reference numerals] (110) Channel data collection group; (120) Channel data collection unit 1; (130) Data acquisition module1; (140) Channel data processing unit; (150) Power unit; (160) Main control unit; (AA) Data acquisition module 2; (BB) Data acquisition module M; (CC) Channel data collection unit 2; (DD) Channel data collection unit N

Abstract translation: 目的：提供一种多点数据采集装置和方法，以减少模拟块和数字块之间的数据线路数，从而减少模拟块的负载。 构成：多点数据采集装置（100）包括信道数据采集组（110）和信道数据处理单元（140）。 信道数据采集组具有用于在不同点收集信道数据的数据采集模块（130），并且包括数据采集模块彼此串行连接的至少两个信道数据收集单元。 信道数据收集单元在信道数据处理单元中并行地彼此连接。 通道数据处理单元控制每个数据采集模块将每个数据采集模块中的通道数据移动到预定的大小。 （附图标记）（110）频道数据采集组; （120）信道数据收集单元1; （130）数据采集模块1; （140）信道数据处理单元; （150）动力单元; （160）主控单元; （AA）数据采集模块2; （BB）数据采集模块M; （CC）频道数据收集单元2; （DD）频道数据收集单元N

公开(公告)号：KR1020120089410A

公开(公告)日：2012-08-10

申请号：KR1020110035019

申请日：2011-04-15

Applicant: 한국전자통신연구원 ,  한국과학기술원

Inventor： 박장현 ,  최성훈 ,  김창선 ,  이우재 ,  조민창 ,  조성환

IPC: H03F3/45

CPC classification number: H03F3/45475 ,  H03F2200/261 ,  H03F2203/45138

Abstract: PURPOSE: An apparatus of increasing a common mode rejection ratio and a method thereof are provided to improve a common mode rejection ratio by using three instrumentation amplifiers. CONSTITUTION: A measurement amplification device comprises a first instrument amplifier(110), a second instrument amplifier(120), and a third instrument amplifier(130). The first instrument amplifier has a positive input terminal(112) and a negative input terminal(114). A signal is inputted to the first instrument amplifier through the positive input terminal and the negative input terminal. The first instrument amplifier generates an output signal by performing a measurement amplifying function for the inputted signal. The second instrument amplifier has a positive input terminal(122) and a negative input terminal(124). The third instrument amplifier has a positive input terminal(132) and a negative input terminal(134).

Abstract translation: 目的：提供一种增加共模抑制比的装置及其方法，以通过使用三个仪表放大器来提高共模抑制比。 构成：测量放大装置包括第一仪器放大器（110），第二仪器放大器（120）和第三仪器放大器（130）。 第一仪器放大器具有正输入端（112）和负输入端（114）。 信号通过正输入端子和负输入端子输入到第一仪器放大器。 第一仪器放大器通过执行输入信号的测量放大功能来产生输出信号。 第二仪器放大器具有正输入端（122）和负输入端（124）。 第三仪器放大器具有正输入端（132）和负输入端（134）。

公开(公告)号：KR1020120055769A

公开(公告)日：2012-06-01

申请号：KR1020100116804

申请日：2010-11-23

Applicant: 한국전자통신연구원 ,  한국과학기술원

Inventor： 김창선 ,  최성훈 ,  박장현 ,  이상국 ,  김주명 ,  김선아

IPC: H03K3/0231 ,  H03F3/45

CPC classification number: H03K3/0322 ,  H03F3/45475 ,  H03K5/1252 ,  H03K5/133 ,  H03K2005/00208

Abstract: PURPOSE: A voltage controlled oscillator and a method for eliminating phase noise are provided to eliminate phase noise by blocking currents flowing into a variable frequency transistor in a voltage level conversion section. CONSTITUTION: A voltage controlled oscillator(10) comprises a first delay cell(110), a second delay cell(120), a third delay cell(130), and a fourth delay cell(140) consisting of a plurality of stages. The voltage controlled oscillator is composed of four stages. A first stage includes the first delay cell. A second stage includes the second delay cell. A third stage includes the third delay cell. A fourth stage includes the fourth delay cell. The first delay cell to the fourth delay cell can be formed into a ring shape.

Abstract translation: 目的：提供压控振荡器和消除相位噪声的方法，以通过阻断流入电压电平转换部分中的可变频率晶体管的电流来消除相位噪声。 构成：压控振荡器（10）包括第一延迟单元（110），第二延迟单元（120），第三延迟单元（130）和由多个级组成的第四延迟单元（140）。 压控振荡器由四个阶段组成。 第一级包括第一延迟单元。 第二级包括第二延迟单元。 第三级包括第三延迟单元。 第四级包括第四延迟单元。 到第四延迟单元的第一延迟单元可以形成为环形。

公开(公告)号：KR1020110112625A

公开(公告)日：2011-10-13

申请号：KR1020100031838

申请日：2010-04-07

Applicant: 한국전자통신연구원 ,  한양대학교 에리카산학협력단

Inventor： 김창선 ,  박장현 ,  최성훈 ,  송영두 ,  신승훈 ,  어영선

IPC: H02M3/07

CPC classification number: H02M3/073 ,  H02M2003/077

Abstract: 본 발명은 구동전압에 따라 펌핑량을 조절하여 파워손실을 감소시켜 전하 펌핑 효율을 증대시켜 줄 수 있도록 하는 전하 펌핑 회로에 관한 것으로, 상기 전하 펌핑 회로는 전하 펌핑 회로에 구동전압을 센싱하여 전하 펌핑량을 결정하는 하나 이상의 센싱 신호를 발생하는 구동전압 센싱부; 상기 하나 이상의 센싱 신호의 신호값에 상응하는 진폭을 가지는 클럭 신호쌍을 발생하는 멀티 레벨 클럭 발생부; 및 상기 클럭 신호쌍을 충전하여 충전 전압을 발생하고, 상기 충전 전압을 상기 구동전압에 더하여 출력하는 전하 펌핑부를 포함할 수 있다.

公开(公告)号：KR1020080058135A

公开(公告)日：2008-06-25

申请号：KR1020070047275

申请日：2007-05-15

Applicant: 한국전자통신연구원 ,  서울시립대학교 산학협력단

Inventor： 박장현 ,  김기철 ,  이정우 ,  김창선

IPC: G06T1/00

CPC classification number: G06T1/20 ,  G06T15/405 ,  G06T2200/04 ,  G06T2207/10028

Abstract: A method for creating a pixel block and a buffering apparatus and method using the same are provided to create data blocks by unit to create block information, and determine whether to transmit pixel data using the created block information, thereby reducing the amount of data transmission and performing buffering without unnecessary operation. A method for creating a pixel block comprises the following steps of: storing the number of pixels included into a block and the shape information of the block(701); creating pixel blocks based on the reference information(702); generating block information about the block and transmitting the generated block information to a z-buffering apparatus(703); checking whether the z-buffering apparatus requests the transmission stoppage of pixel depth values(704); transmitting the pixel depth values of the block in order if the transmission stoppage of the pixel depth values is not requested(705); and closing the pixel block generation if there is a residual block(706); and selecting a next block if there is the residual block(707).

Abstract translation: 提供了一种用于创建像素块的方法和使用其的缓冲装置和方法，以便单元创建数据块以创建块信息，并且使用所创建的块信息来确定是否发送像素数据，从而减少数据传输量，并且 执行缓冲而不需要不必要的操作。 一种用于创建像素块的方法包括以下步骤：存储包括在块中的像素数和块的形状信息（701）; 基于所述参考信息创建像素块（702）; 产生关于块的块信息并将生成的块信息发送到z缓冲装置（703）; 检查z缓冲装置是否请求像素深度值的传输停止（704）; 如果不请求像素深度值的传输停止，按顺序传输块的像素深度值（705）; 以及如果存在残余块，则关闭所述像素块生成（706）; 以及如果存在剩余块，则选择下一个块（707）。