-
21.发明授权
-
22.发明授权디지틀 4 위상 천이 변조용 위상 제어회로(DIGITAL PHASE MAPPER FOR QUADRUPLE PHASE SHIFT KEYING MODULATOR) 失效数字相位映射器，用于四相相移键控调制器
公开(公告)号：KR1019970009690B1
公开(公告)日：1997-06-17
申请号：KR1019940023650
申请日：1994-09-16
Applicant: 한국전자통신연구원
IPC: H04L27/12
Abstract: a phase control part(210) which outputs a phase shift keying data signal to control the phase of a carrier wave according to 2 bit state after separating the column of modulation data(MOD_DATA) into two channels and converting to parallel data of 2 bit; and a modulation process part(220) which generates quadruple phase shift keying modulated wave(MOD1-MODn) by adding carrier wave instantaneous phase data(P_AC1-P_ACn) to data phase-controlled by the phase control part(210).
Abstract translation: 相位控制部分（210），其在将调制数据列（MOD_DATA）分成两个通道并转换为2位的并行数据之后，输出相移键控数据信号，以根据2位状态控制载波的相位; 以及通过将载波瞬时相位数据（P_AC1-P_ACn）相加到由相位控制部分（210）进行相位控制的数据，生成四相相移键控调制波（MOD1-MODn）的调制处理部分（220）。
-
-
公开(公告)号：KR1019960012799B1
公开(公告)日：1996-09-24
申请号：KR1019930029388
申请日：1993-12-23
Applicant: 한국전자통신연구원
IPC: H03L7/099
Abstract: a phase difference detector(2) for generating a pulse width and a sampling pulse; a loop filter unit(4) for producing a control voltage by averaging signals from the phase difference detector; a fixed time accelerating unit(6) for generating a DC voltage corresponding to the phase difference pulse width; an adder(8) for adding the DC voltage and the control voltage; a VCO(10) for generating an output frequency depending on the adder output; a frequency divider for producing an out frequency to detector.
Abstract translation: 用于产生脉冲宽度和采样脉冲的相位差检测器（2）; 环路滤波器单元（4），用于通过对来自相位差检测器的信号进行平均来产生控制电压; 固定时间加速单元（6），用于产生对应于所述相位差脉冲宽度的DC电压; 用于将直流电压和控制电压相加的加法器（8） VCO（10），用于根据加法器输出产生输出频率; 用于产生检测器的频率的分频器。
-
公开(公告)号：KR1019950020701A
公开(公告)日：1995-07-24
申请号：KR1019930030908
申请日：1993-12-29
Applicant: 한국전자통신연구원
IPC: G11C7/00
Abstract: 본 발명은 휴대용 단말장치의 보조기억 장치인 메모리 카드를 탈착할 때 또는 장착후 전원을 차단할 때 발생할 수 있는 기억카드내의 데이타 손상을 방지하기 위한 탈착식 기억카드의 데이타 보호 장치에 관한 것이며, 외부 신호를 입력받으며, B측을 쓰리 스테이드 상태로 설정하며, 메모리에 신호를 전달하는 버퍼(2); 메모리 카드 분리시 A측으로부터 입력되는 신호를 차단하기 위하여 장해 신호를 막기 위해 메모리에 신호변화가 발생되지 않도록 상기 버퍼(2)를 제어하며, 외부신호가 메모리에 도달하도록 상기 버퍼(2)를 제어하는 버퍼 컨트롤(4); 외부전원 공급의 유무, 전압강하 상태를 감시하며, 그 상태를 상기 버퍼 컨트롤(4)에 전달하여 전원을 제어하여 상기 버퍼 컨트롤(4)에서의 상기 버퍼(2)의 제어신호로 사용되도록 하는 파워 버퍼(6); 상기 파워 버퍼(6)의 신호를 전달받아 외부전원과 내부전원 선택하도록 하며, 상기 버퍼 컨트롤(4)에 선택 결과를 통보하도록 하는 파워 공급 컨트롤(8); 상기 버퍼 컨트롤과(4) 파워 공급 컨트롤(8)에 신호를 보내 외부전원 에서 내부 전원(12)으로 전환하고 전원 단락상태를 차단하며, 본체로 부터 분리명령을 받거나, 분리되는 것을 감지하도록 하는 신호 상태 감지부(10)를 포함하여 구성되는 것을 특징으로 한다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019930015480A
公开(公告)日：1993-07-24
申请号：KR1019910024065
申请日：1991-12-23
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명은 코드리스폰의 통화 불능상태를 해소하기 위한 장치에 관한 것으로, 통화불능상태가 발생되면 국부 주파수 변경으로 다른 채널을 검색할 수 있도록 하므로써 통화불능 상태를 제거하기 위한 것이다.
따라서, 본 발명은 RF증폭수단(1), 제1혼합수단(9), 변조수단(2), 송신 주파수 합성수단(3), 프론트 엔드(4), 제2혼합수단(10), 복조수단(2) 수신 주파수 합성수단(6)으로 구성되는 것을 특징으로 한다.-
公开(公告)号：KR1019930015379A
公开(公告)日：1993-07-24
申请号：KR1019910022462
申请日：1991-12-07
IPC: H03M13/00
Abstract: 본 발명은 디지탈 신호 복조장치에서 복조된 2진 데이타를 샘플링 순간을 결정하는 클럭을 생성하는 데이타 샘플링 클럭 생성기능부를 이용하여 데이타를 검출하는 회로에 관한 것이다.
본 발명은, 전송되어온 데이타를 검출하는 회로에 있어서, 디지틀 복조장치로 부터 입력되는 복조신호를 입력받아 반전 및 비반전 시켜 출력하는 비반전소자(1) 및 반전소자(2)와, 상기 반전 및 비반전 소자(2,1) 각각에 연결되어 입력되는 반전 및 비반전된 복조신호를 전송율의 2
n (n=4,5,6…)배 되는 클럭에 의해 계수하는 두개의 n비트 계수수단(3,4)과, 상기 두개의 n비트 계수기(3,4)의 각각의 클럭단에 연결되어 전송율의 2
n (n=4,5,6…)배 되는 클럭을 제공하는 발진수단(6)과, 상기 두개의 n비트 계수기(3,4)의 출력단에 연결되어 n번째 비트 출력을 입력받아 신호 샘플링 클럭을 출력하는 클럭출력수단(7)과, 디지틀복조장치로 부터 입력되는 복조신호를 입력받아 상기 반전 및 비반전 소자(2,1)의 지연시간과 n비트 계수기(3,4)의 지연시간의 합만큼 지연시간을 게하여 출력하는 지연수단(5)과, 상기 클럭출력수단(7)과 상기 지연수단(5)에 연결되어 신호 샘플링 클럭과 지연된 복조신호를 입력받아 데이타를 검출하여 출력하는 데이타검출수단(8)으로 구성되는 것을 특징으로 한다.-
公开(公告)号：KR1019930015329A
公开(公告)日：1993-07-24
申请号：KR1019910022466
申请日：1991-12-07
Applicant: 한국전자통신연구원
IPC: H03K4/00
Abstract: 본 발명은 주파수 합성기에 사용되는 위상 어큐뮬레이터에 관한 것이다.
본 발명은 클럭 신호 공급라인, 초기화 신호 공급라인, 및 입력단을 상기 클럭신호 공급라인에 연결하고 출력단을 상기 초기화 신호 공급라인에 연결하여, 상기 어큐뮬레이터에 누적된 위상값이 2π를 초과할때마다 상기 어큐뮬레이터로 상기 초기화 신호 공급 라인을 통해 초기화 신호를 출력하는 어큐뮬레이터 초기화 수단을 구비하고 있는 것을 특징으로 한다. -
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.023 seconds)
