公开(公告)号：GB2495873A

公开(公告)日：2013-04-24

申请号：GB201300772

申请日：2011-06-08

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  ELEFTHERIOU EVANGELOS ,  HAAS ROBERT ,  HU XIAOYU ,  ILIADIS ILIAS ,  PLETKA ROMAN A

IPC: G11C16/34 ,  G06F12/02

Abstract: The invention is directed to a method for wear-leveling cells or pages or sub- pages or blocks of a memory such as a flash memory, the method comprising: - receiving (S10) a chunk of data to be written on a cell or page or sub-page or block of the memory; - counting (S40) in the received chunk of data the number of times a given type of binary data '0' or Ί ' is to be written; and - distributing (S50) the writing of the received chunk of data amongst cells or pages or sub-pages or blocks of the memory such as to wear-level the memory with respect to the number of the given type of binary data '0' or Ί ' counted in the chunk of data to be written.

公开(公告)号：DE112011100371T5

公开(公告)日：2013-01-24

申请号：DE112011100371

申请日：2011-01-27

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  PLETKA ROMAN A ,  ILIADIS ILIAS

IPC: G06F11/10

Abstract: Ein Verfahren zum Decodieren eines Codeworts, das von einem Flash-Speicher empfangen wird, wird vorgeschlagen. Der Flash-Speicher umfasst mehrere Multilevel-Flash-Speicherzellen, wobei jede derartige Multilevel-Flash-Speicherzelle ein Zeichen des Codeworts speichert. Ein ECC-Decodierer ist zum Decodieren des Codeworts in ein decodiertes Codewort eingerichtet und ist zum Korrigieren einer maximalen Anzahl von Fehlern entworfen. Das Verfahren umfasst einen Fehlerprüfschritt zum Bestimmen der Anzahl von Fehlern in dem Codewort. Wenn die Anzahl von Fehlern größer ist als die maximale Anzahl von Fehlern, die der ECC-Decodierer korrigieren kann, werden ein erster Zeichenmodifikationsschritt und/oder ein zweiter Zeichenmodifikationsschritt ausgeführt. In dem ersten Zeichenmodifikationsschritt wird ein erstes modifiziertes Codewort erzeugt durch Anheben des Werts des Zeichens auf den nächsthöheren Wertpegel und in dem zweiten Zeichenmodifikationsschritt wird ein zweites modifiziertes Codewort erzeugt durch Absenken des Werts des Zeichens (Si) auf den nächstniedrigeren Wertpegel. In einem Analyseschritt wird die Korrekturwirkung der Zeichenmodifikationsschritte berechnet und in einem Rückgabeschritt wird anhand der Korrekturwirkung das decodierte Codewort oder eine Löschung des Codeworts festgelegt.

公开(公告)号：GB2490461A

公开(公告)日：2012-10-31

申请号：GB201215112

申请日：2011-01-27

Applicant: IBM

Inventor： CIDECIYAN ROY D ,  ILIADIS ILIAS ,  PLETKA ROMAN A

IPC: G06F11/10

Abstract: A method for decoding a codeword received from a flash memory is proposed. The flash memory comprises several multi-level flash memory cells, wherein each such multi-level flash memory cell stores one symbol of the codeword. An ECC decoder is arranged for decoding the codeword into a decoded codeword and is designed to correct a maximum number of errors. The method comprises an error check step for determining the number of errors in the codeword. If the number of errors is more than the maximum number of errors the ECC decoder can correct then at least one of a first symbol modification step and a second symbol modification step is performed. In the first symbol modification step a first modified codeword is generated by increasing the value of the symbol to the next higher value level and in the second symbol modification step a second modified codeword is generated by decreasing the value of the symbol (Si) to the next lower value level. In an analysis step the corrective effect of the symbol modification steps is calculated and in a return step the decoded codeword is determined based on the corrective effect, or an erasure of the codeword.

公开(公告)号：DE112010004656T5

公开(公告)日：2012-10-31

申请号：DE112010004656

申请日：2010-11-29

Applicant: IBM

Inventor： ANTONAKOPOULOS THEODORE A ,  CIDECIYAN ROY D ,  ILIADIS ILIAS ,  PLETKA ROMAN A ,  HU XIAO-YU

IPC: G11C16/34

Abstract: Ein Verfahren zum blockinternen Ausgleich von nachlassender Funktionsfähigkeit innerhalb von Halbleiterspeichern, bei denen ein Nachlassen der Funktionsfähigkeit eintreten kann und die eine Vielzahl von Speicherzellen aufweisen, beinhaltet den folgenden Schritt: Schreiben auf mindestens einige bestimmte der Vielzahl von Speicherzellen in einer nicht gleichförmigen Weise, um die nachlassende Funktionsfähigkeit der einigen bestimmten der Vielzahl von Speicherzellen innerhalb des Halbleiterspeichers auf blockinterner Ebene auszugleichen. Wenn zum Beispiel ein Verhalten mindestens einiger der Vielzahl von Speicherzellen nicht charakterisiert ist, kann das Verfahren Folgendes umfassen: Charakterisieren eines Verhaltens mindestens einiger der Vielzahl von Speicherzellen und Schreiben auf mindestens einige bestimmte der Vielzahl von Speicherzellen auf der Grundlage des charakterisierten Verhaltens und in einer nicht gleich.

公开(公告)号：DE60313037D1

公开(公告)日：2007-05-16

申请号：DE60313037

申请日：2003-10-30

Applicant: IBM

Inventor： BOWEN ED ,  DROZ PATRICK ,  JEFFRIES CLARK D ,  KENCL LUKAS ,  KIND ANDREAS ,  PLETKA ROMAN A ,  MANNAL SOENKE

IPC: H04L12/56

Abstract: Methods and apparatus are provided for controlling flow rates of a plurality of data packet flows into a queue 4 corresponding to a resource 3 of a network device 1 . The flows comprise a set 7 of non-responsive flows, and a set 8 of other flows which may comprise responsive flows and/or flows whose responsiveness is unknown. The flow rates are managed in accordance with a queue management scheme such that adjustments are made to each flow rate in dependence on excess bandwidth in the resource, the amounts of the adjustments being dependent on one or more adjustment parameters for each flow. An error signal is generated based on the deviation from a desired allocation ratio of the ratio of the total flow rates into the queue 4 for the sets of flows 7, 8 . At least one adjustment parameter for at least one flow is then varied in dependence on the error signal in such a manner as to reduce the aforementioned deviation. A closed-loop control scheme thus operates in conjunction with the underlying queue management scheme to promote fair bandwidth allocation even in the presence of a mix of responsive and non-responsive flows.