公开(公告)号：DE102013216709B4

公开(公告)日：2021-03-25

申请号：DE102013216709

申请日：2013-08-22

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  FÜRGUT EDWARD

IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60

Abstract: Halbleiteranordnung umfassend:eine obere Kontaktplatte (41) und eine untere Kontaktplatte (42);eine Anzahl von Chipbaugruppen (3), von denen eine jede aufweist:- einen Halbleiterchip (1) mit einem Halbleiterkörper (10), wobei der Halbleiterkörper (10) eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist;- eine auf der Oberseite angeordnete obere Hauptelektrode (11);- eine auf der Unterseite angeordnete untere Hauptelektrode (12);- ein elektrisch leitendes oberes Ausgleichsplättchen (21), das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mit dieser mittels einer oberen Verbindungsschicht (31) stoffschlüssig und elektrisch leitend verbunden ist;- ein elektrisch leitendes unteres Ausgleichsplättchen (22), das auf der dem Halbleiterkörper (10) abgewandten Seite der unteren Hauptelektrode (12) angeordnet und mit dieser mittels einer unteren Verbindungsschicht (32) stoffschlüssig und elektrisch leitend verbunden ist; und- eine dielektrische Einbettmasse (4), die den Halbleiterchip (1) seitlich umlaufend ringförmig derart umschließt, dass die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) und die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) zumindest nicht vollständig von der Einbettmasse (4) bedeckt sind und dadurch frei liegen;wobei eine jede der Chipbaugruppen (3) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet ist, dass bei dieser Chipbaugruppe (3)- die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) die obere Kontaktplatte (41) elektrisch und mechanisch kontaktiert;- die dem Halbleiterkörper (10) abgewandte Seite des unteren Ausgleichsplättchens (22) die untere Kontaktplatte (42) elektrisch und mechanisch kontaktiert;wobei die obere Kontaktplatte (41) auf ihrer der unteren Kontaktplatte (42) zugewandten Seite für eine jede der Chipbaugruppen (3) ein Kontaktpodest (411) aufweist, das die dem Halbleiterkörper (10) abgewandte Seite des oberen Ausgleichsplättchens (21) elektrisch und mechanisch kontaktiert; undwobei zwei unmittelbar benachbarte der Chipbaugruppen (3) einen Abstand von kleiner oder gleich 100 µm aufweisen, oder bündig aneinander anliegen.

公开(公告)号：DE102013217802B4

公开(公告)日：2020-01-09

申请号：DE102013217802

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/10 ,  H01L23/28 ,  H01L25/07

Abstract: Halbleiteranordnung (7) umfassend:eine elektrisch leitende obere Kontaktplatte (41) und eine elektrisch leitende untere Kontaktplatte (42);eine Anzahl von Chipbaugruppen (2), von denen eine jede aufweist:- einen Halbleiterchip (1) mit einem Halbleiterkörper (10), wobei der Halbleiterkörper (10) eine Oberseite und eine der Oberseite entgegengesetzte Unterseite aufweist, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist;- eine auf der Oberseite angeordnete, individuelle obere Hauptelektrode (11); und- eine an der Oberseite angeordnete, individuelle Steuerelektrode (13); wobei die Chipbaugruppen (2) entweder jeweils eine separate untere Hauptelektrode (12) aufweisen, die auf der Unterseite des Halbleiterchips (100) der betreffenden Chipbaugruppe (2) angeordnet ist, oder eine gemeinsame untere Hauptelektrode (92), die bei einer jeden der Chipbaugruppen (2) auf der Unterseite des Halbleiterkörpers (100) dieser Chipbaugruppe (2) angeordnet ist;wobei bei einer jeden der Chipbaugruppen (2) mittels deren Steuerelektrode (13) ein elektrischer Strom zwischen der individuellen oberen Hauptelektrode (11) und der individuellen oder der gemeinsamen unteren Hauptelektrode (12, 92) gesteuert werden kann;eine dielektrische Einbettmasse (4), durch die die Chipbaugruppen (2) zu einem festen Verbund (6) stoffschlüssig miteinander verbunden sind;eine Steuerelektrodenverschaltungsstruktur (70), die in den festen Verbund (6) eingebettet ist und die die Steuerelektroden (13) der Chipbaugruppen (2) elektrisch leitend miteinander verbindet; undwobei(a) eine jede der Chipbaugruppen (2) ein elektrisch leitendes oberes Ausgleichsplättchen (21) aufweist, das auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mittels einer oberen Verbindungsschicht (31) mit der oberen Hauptelektrode (11) stoffschlüssig und elektrisch leitend verbunden ist und das dazu ausgebildet ist, die obere Kontaktplatte (41) druckzukontaktieren; oder(b) die Chipbaugruppen (2) eine gemeinsame, elektrisch leitende obere Ausgleichsplatte (21) aufweisen, die bei einer jeden der Chipbaugruppen (2) auf der dem Halbleiterkörper (10) abgewandten Seite der oberen Hauptelektrode (11) angeordnet und mittels einer oberen Verbindungsschicht (31) mit der oberen Hauptelektrode (11) stoffschlüssig und elektrisch leitend verbunden ist und die dazu ausgebildet ist, die obere Kontaktplatte (41) druckzukontaktieren.

公开(公告)号：DE102014118208A1

公开(公告)日：2015-06-11

申请号：DE102014118208

申请日：2014-12-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  BABURSKE ROMAN ,  KANSCHAT PETER

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861

Abstract: Eine Halbleitervorrichtung (500) umfasst eine Driftzone (120) in einem Halbleiterkörper (100). Ein Ladungsträgertransferbereich (115) bildet einen pn-Übergang (117) mit der Driftzone (120) in dem Halbleiterkörper (100). Eine Steuerstruktur (180) verbindet elektrisch einen Rekombinationsbereich (190) mit der Driftzone (120) während eines Entsättigungszyklus und trennt den Rekombinationsbereich (190) von der Driftzone (120) außerhalb des Entsättigungszyklus. Während des Entsättigungszyklus reduziert der Rekombinationsbereich (190) ein Ladungsträgerplasma in der Driftzone (120) und reduziert Rückwärtserholungsverluste, ohne nachteilhaft Sperreigenschaften zu beeinträchtigen.

公开(公告)号：DE102013217801A1

公开(公告)日：2015-03-05

申请号：DE102013217801

申请日：2013-09-05

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HOHLFELD OLAF ,  KANSCHAT PETER ,  HÖGERL JÜRGEN ,  BEER GOTTFRIED ,  ESCHER-PÖPPEL IRMGARD

IPC: H01L23/48 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L25/07

Abstract: Ein Aspekt der Erfindung betrifft eine Halbleiteranordnung, Diese umfasst eine obere Kontaktplatte (41), eine untere Kontaktplatte (42), eine Anzahl von Chipbaugruppen (2), eine dielektrische Einbettmasse (4), sowie eine Steuerelektrodenverschaltungsstruktur (70). Eine jede der Chipbaugruppen (2) weist einen Halbleiterchip mit einem Halbleiterkörper auf, wobei der Halbleiterkörper eine Oberseite und eine der Oberseite entgegen gesetzte Unterseite besitzt, und wobei die Oberseite in einer vertikalen Richtung (v) von der Unterseite beabstandet ist. Außerdem besitzt ein jeder der Halbleiterchips eine auf der Oberseite angeordnete obere Hauptelektrode, eine auf der Unterseite angeordnete untere Hauptelektrode, eine an der Oberseite angeordnete Steuerelektrode, und ein elektrisch leitendes oberes Ausgleichsplättchen, das auf der dem Halbleiterkörper abgewandten Seite der oberen Hauptelektrode angeordnet und mittels einer oberen Verbindungsschicht mit der oberen Hauptelektrode stoffschlüssig und elektrisch leitend verbunden ist. Ober die Steuerelektrode kann ein elektrischer Strom zwischen der oberen Hauptelektrode und der unteren Hauptelektrode gesteuert werden. Durch die dielektrische Einbettmasse (4) sind die Chipbaugruppen (2) zu einem festen Verbund stoffschlüssig miteinander verbunden. Dabei ist bei einer jeden der Chipbaugruppen (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens der betreffenden Chipbaugruppe (2) nicht oder zumindest nicht vollständig von der Einbettmasse (4) bedeckt. Die Steuerelektrodenverschaltungsstruktur (70) ist auf dem festen Verbund (6) angeordnet, und sie verbindet die Steuerelektroden der Chipbaugruppen (2) elektrisch leitend miteinander. Außerdem ist eine jede der Chipbaugruppen (2) derart zwischen der oberen Kontaktplatte (41) und der unteren Kontaktplatte (42) angeordnet, dass bei dieser Chipbaugruppe (2) die dem Halbleiterkörper abgewandte Seite des oberen Ausgleichsplättchens die obere Kontaktplatte (41) elektrisch kontaktiert.

公开(公告)号：DE102006038479B4

公开(公告)日：2011-01-27

申请号：DE102006038479

申请日：2006-08-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KANSCHAT PETER

IPC: H01L25/07 ,  H01L21/98

公开(公告)号：DE102009026558B3

公开(公告)日：2010-12-02

申请号：DE102009026558

申请日：2009-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOLZE THILO ,  HOHLFELD OLAF ,  KANSCHAT PETER

IPC: H01L23/16 ,  H01L21/52 ,  H01L23/34

Abstract: Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einem Gehäuse (1) und zumindest einem flachen, mit wenigstens einem Leistungshalbleiterchip (4) bestückten Schaltungsträger (2). Das Gehäuse (1) weist eine Gehäuseunterseite (12) auf, sowie eine Gehäuseoberseite (11), die in einer positiven vertikalen Richtung (v) von der Gehäuseunterseite (12) beabstandet ist. Außerdem besitzt der Schaltungsträger (2) eine dem Gehäuseinneren abgewandte Unterseite (25). Der Schaltungsträger (2) ist in einer an der Gehäuseunterseite (12) ausgebildeten Öffnung des Gehäuses (1) angeordnet und mittels eines elastischen Verbindungsmittels (5) parallel zur vertikalen Richtung (v) relativ zu dem Gehäuse (1) beweglich an dem Gehäuse (1) befestigt. Im unmontierten Zustand des Leistungshalbleitermoduls (100) nimmt der Schaltungsträger (2) relativ zu dem Gehäuse (1) eine Ruhelage ein. Um den Schaltungsträger (2) aus dieser Ruhelage parallel zur vertikalen Richtung (v) in und/oder entgegen der vertikalen Richtung (v) auszulenken, ist eine Kraft von nur 0,1 N bis 100 N je Millimeter Auslenkung erforderlich.

公开(公告)号：DE102008058003A1

公开(公告)日：2010-05-20

申请号：DE102008058003

申请日：2008-11-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KANSCHAT PETER ,  PAUL INDRAJIT

IPC: H01L23/482 ,  H01L21/60

公开(公告)号：DE102008059130A1

公开(公告)日：2009-07-16

申请号：DE102008059130

申请日：2008-11-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KANSCHAT PETER ,  SCHULZ MARTIN

IPC: H05K1/18 ,  G01R15/04 ,  H01C1/14 ,  H01R43/02 ,  H05K3/30

Abstract: The invention relates to an arrangement comprising a shunt resistor with at least an electrically conductive first connecting leg and an electrically conductive second connecting leg. A resistance area of the shunt resistor is electrically connected to the first connecting leg and to the second connecting leg. The arrangement further comprises a circuit carrier with a first metallization and a second metallization. The first connecting leg is directly joined to the first metallization and the second connecting leg is directly joined to the second metallization. The resistance area of the shunt resistor is in thermal contact with the thermally conductive substrate by use of a thermal filler arranged between the resistance area and the substrate, and/or by directly contacting the resistance area with the substrate. The invention further relates to a method for producing an arrangement with a shunt resistor and a circuit carrier.