-
公开(公告)号：DE102013109825B4
公开(公告)日：2024-12-24
申请号：DE102013109825
申请日：2013-09-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEER GOTTFRIED , BRUNNER CHRISTIANE , ELROD URS , KILGER THOMAS
Abstract: Transformator (200), der Folgendes aufweist:eine in einer ersten leitenden Schicht in einer ersten Ebene ausgebildete erste Spule (204, 404), wobei die erste Spule ein innerhalb eines Außenumfangs der ersten Spule angeordnetes erstes Ende (212, 412) aufweist;eine in einer zweiten leitenden Schicht in einer zweiten Ebene ausgebildete zweite Spule (202, 402), wobei die zweite Ebene parallel zu der ersten Ebene und in einem ersten Abstand in einer vertikalen Richtung von der ersten Spule angeordnet ist, wobei die zweite Spule ein innerhalb eines Außenumfangs der zweiten Spule angeordnetes erstes Ende (206, 410) aufweist;eine in der zweiten leitenden Schicht angeordnete erste Überkreuzung (209), wobei die erste Überkreuzung direkt mit dem ersten Ende der ersten Spule verbunden ist und sich an dem Außenumfang der ersten Spule vorbei erstreckt; undeine in der ersten leitenden Schicht angeordnete zweite Überkreuzung (207), wobei die zweite Überkreuzung direkt mit dem ersten Ende der zweiten Spule verbunden ist und sich an dem Außenumfang der zweiten Spule vorbei erstreckt;wobei das erste Ende der zweiten Spule außerhalb des Außenumfangs der ersten Spule angeordnet ist; undwobei das erste Ende der ersten Spule außerhalb des Außenumfangs der zweiten Spule angeordnet ist.
-
公开(公告)号：DE102014100509B4
公开(公告)日：2021-05-27
申请号：DE102014100509
申请日：2014-01-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OSSIMITZ PETER , DAAK MATTHIAS VON , BEER GOTTFRIED
Abstract: Verfahren zur Herstellung und Testung eines Chipgehäuses (100), wobei das Verfahren umfasst:das Herstellen eines Chipgehäuses (100), wobei das Chipgehäuse (100) einen Halbleiterchip (110), der eine integrierte Schaltung enthält, und eine an dem Halbleiterchip (110) befestigte Verstärkungsstruktur (120) umfasst, wobei das Chipgehäuse (100) eine untere Hauptseite und eine zur unteren Hauptseite entgegengesetzte obere Hauptseite aufweist, wobei die untere Hauptseite zumindest zum Teil durch eine freiliegende Oberfläche (110b) des Halbleiterchips (110) ausgebildet ist und die obere Hauptseite durch eine Anschlussfläche (120a) der Verstärkungsstruktur (120) ausgebildet ist, auf welcher eine erste Gruppe von externen Anschlussstellen (300) des Chipgehäuses (100) und eine zweite Gruppe von externen Anschlussstellen (400) des Chipgehäuses angeordnet sind, wobei eine Stellengröße der Anschlussstellen der ersten Gruppe von Anschlussstellen (300) größer ist als eine Stellengröße der Anschlussstellen der zweiten Gruppe von Anschlussstellen (400);das Durchführen eines Burn-In-Tests auf Gehäuseebene, wobei das Durchführen des Burn-In-Tests das Platzieren des Chipgehäuses (100) in einer Burn-In-Prüfbuchse (600) umfasst, wobei eine Vielzahl von ersten elektrischen Kontakten (602) in der Burn-In-Prüfbuchse (600) aufgenommen ist und die ersten elektrischen Kontakte (602) elektrische Verbindungen zu Anschlussstellen aus der ersten Gruppe von Anschlussstellen (300) herstellen; unddas Durchführen eines Funktionstests des Chipgehäuses (100) auf Gehäuseebene, wobei das Durchführen des Funktionstests das Platzieren des Chipgehäuses (100) in einer Funktionstestbuchse (700) umfasst, wobei eine Vielzahl von zweiten elektrischen Kontakten (702, 704) in der Funktionstestbuchse (700) aufgenommen ist und die zweiten elektrischen Kontakte (702, 704) elektrische Verbindungen zu zumindest einer Anschlussstelle aus der ersten Gruppe von Anschlussstellen (300) und zu einer Vielzahl von Anschlussstellen aus der zweiten Gruppe von Anschlussstellen (400) herstellen.
-
公开(公告)号：DE102013111569B4
公开(公告)日：2021-05-06
申请号：DE102013111569
申请日：2013-10-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEER GOTTFRIED , POUR MOUSAVI MEHRAN , WOJNOWSKI MACIEJ
IPC: H01L23/50 , H01L21/50 , H01L21/58 , H01L21/60 , H01L23/482 , H01L23/52 , H01L25/16 , H01L49/00 , H01Q23/00 , H05K1/18
Abstract: Halbleiterpackage (1), das Folgendes umfasst:ein Substrat mit einer ersten Hauptoberfläche und einer gegenüberliegenden zweiten Hauptoberfläche;einen in dem Substrat angeordneten ersten Chip (10), wobei der erste Chip (10) mehrere Kontaktpads (35) an der ersten Hauptoberfläche umfasst;einen in dem Substrat angeordneten ersten Viastab (450);eine auf und/oder in dem ersten Viastab (450) angeordnete erste Antennenstruktur (50);eine auf und/oder in dem ersten Viastab (450) angeordnete zweite Antennenstruktur,wobei die erste Antennenstruktur (50) eine erste Komponente umfasst, die konfiguriert ist zum Emittieren von Strahlung in einer ersten Richtung senkrecht zur ersten Hauptoberfläche, und wobei die zweite Antennenstruktur eine zweite Komponente zum Emittieren von Strahlung in einer zweiten Richtung parallel zur ersten Hauptoberfläche umfasst.
-
公开(公告)号：DE102013108967B4
公开(公告)日：2020-06-18
申请号：DE102013108967
申请日：2013-08-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor： FUERGUT EDWARD , ESCHER-POEPPEL IRMGARD , BEER GOTTFRIED
Abstract: Verfahren (100) zur Herstellung eines Elektronikmoduls (500), wobei das Elektronikmodul (500) eine Mehrzahl von Halbleiterchips (2, 502) umfasst und das Verfahren (100) Folgendes umfasst:Bereitstellen (10) eines Trägers (1);Bereitstellen (20) einer Mehrzahl von Halbleiterchips (2, 502), wobei jeder Halbleiterchip (2, 502) eine erste Hauptseite und eine der ersten Hauptseite gegenüberliegende zweite Hauptseite aufweist, wobei die erste Hauptseite mindestens ein elektrisches Kontaktelement (2C, 502C) aufweist;Platzieren (30) der Mehrzahl von Halbleiterchips (2, 502) auf den Träger (1);Aufbringen (40) einer Materialschicht (3, 503) in die Zwischenräume zwischen benachbarten Halbleiterchips (2, 502);Entfernen (50) des Trägers (1); undAufbringen (60) einer ersten elektrischen Kontaktschicht (6, 506) auf die ersten Hauptseiten der Halbleiterchips (2, 502), so dass die erste elektrische Kontaktschicht (6, 506) elektrisch mit jedem der elektrischen Kontaktelemente (2C, 502C) verbunden ist und die erste elektrische Kontaktschicht (6, 506) jedes der elektrischen Kontaktelemente (2C, 502C) der Mehrzahl von Halbleiterchips (2, 502) elektrisch miteinander verbindet.
-
公开(公告)号：DE102014106062B4
公开(公告)日：2018-11-22
申请号：DE102014106062
申请日：2014-04-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： PÜSCHNER FRANK , SPOETTL THOMAS , POHL JENS , BEER GOTTFRIED
IPC: G06K19/077
Abstract: Verfahren zum Herstellen eines Chipkartenmoduls (100), aufweisend:• Bereitstellen eines Trägers (106) mit einer ersten Hauptoberfläche (105) und einer der ersten Hauptoberfläche (105) gegenüberliegenden zweiten Hauptoberfläche (107), wobei in dem Träger (106) mindestens eine Durchkontaktierung (112) gebildet wird;• Bilden eines Kontaktfelds (116) mit mehreren elektrischen Kontakten (116) über der ersten Hauptoberfläche (105) des Trägers (106), derart, dass mindestens ein elektrischer Kontakt der mehreren elektrischen Kontakte (116) elektrisch mit der Durchkontaktierung (112) verbunden wird;• Anordnen eines Chips (102)über der zweiten Hauptoberfläche (107);• elektrisches Koppeln des Chips (102) mit mindestens einem elektrischen Kontakt der mehreren elektrischen Kontakte (116) mittels der Durchkontaktierung (112); und• Anordnen mindestens eines optoelektronischen Bauelements (104) über der zweiten Hauptoberfläche (107) und elektrisch leitendes Verbinden des optoelektronischen Bauelements (104) mit dem Chip (102) .
-
Patent Agency Ranking
公开(公告)号：DE102015101440A1
公开(公告)日：2016-08-04
申请号：DE102015101440
申请日：2015-02-02
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEER GOTTFRIED , OSSIMITZ PETER
Abstract: Ein Halbleiterbauelement-Package weist eine elektronische Komponente und eine elektrische Zwischenverbindung auf. Die elektronische Komponente ist an der elektrischen Zwischenverbindung angebracht. Die elektrische Zwischenverbindung ist dafür ausgelegt, die elektrische Komponente mit externen Anschlüssen des Halbleiterbauelement-Package elektrisch zu koppeln. Die elektrische Zwischenverbindung besitzt eine erste Hauptfläche, die der elektronischen Komponente zugewandt ist, und eine zweite Hauptfläche gegenüber der ersten Hauptfläche. Das Halbleiterbauelement-Package weist ferner einen ersten Halbleiterchip auf, der der zweiten Hauptfläche der elektrischen Zwischenverbindung zugewandt ist.
-
公开(公告)号：DE102014118228A1
公开(公告)日：2015-06-11
申请号：DE102014118228
申请日：2014-12-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor： ALLINGER ROBERT , BEER GOTTFRIED , HÖGERL JÜRGEN
Abstract: In verschiedenen Ausführungsformen ist ein Chip (12) für eine Chipbaugruppe (10) geschaffen. Der Chip (12) kann ein Substrat (14) und eine integrierte Schaltung über dem Substrat (14) enthalten. Die integrierte Schaltung kann eine Testschaltung, beispielsweise eine eingebaute Selbsttestschaltung, und eine Arbeitsschaltung, wobei die Testschaltung eine oder mehrere erste Treiberstufen enthält, von denen jede eine erste Treiberleistung aufweist, und die Arbeitsschaltung eine oder mehrere zweite Treiberstufen enthält, von denen jede eine zweite Treiberleistung, die sich von der ersten Treiberleistung unterscheidet, aufweist, erste elektrische Kontakte (40), die mit den ersten Treiberstufen elektrisch gekoppelt sind, und zweite elektrische Kontakte (42), die mit den zweiten Treiberstufen elektrisch gekoppelt sind, enthalten, wobei die Testschaltung und die ersten Kontakte (40) konfiguriert sind, eine Testbetriebsart zum Testen der integrierten Schaltung bereitzustellen, und wobei die Arbeitsschaltung und die zweiten Kontakte (42) konfiguriert sind, eine Arbeitsbetriebsart der integrierten Schaltung, die sich von der Testbetriebsart unterscheidet, bereitzustellen.
-
公开(公告)号：DE102014106485A1
公开(公告)日：2014-11-13
申请号：DE102014106485
申请日：2014-05-08
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BEER GOTTFRIED , KEHRER DANIEL , MAIER DOMINIC , WACHTER ULRICH
Abstract: In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip (202) aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial (204) aufweisen, das den Chip (202) wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202) aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202) aufweisen. Die zweite Seite (208b) kann der ersten Seite (208a) gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur (212) mit elektrischer Kopplung zur Umverdrahtungsstruktur (206) und Metallstruktur (210) zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210) aufweisen.
-
公开(公告)号：DE102014100509A1
公开(公告)日：2014-07-24
申请号：DE102014100509
申请日：2014-01-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： OSSIMITZ PETER , DAAK MATTHIAS VON , BEER GOTTFRIED
Abstract: Ein Verfahren zur Herstellung und Testung eines Chipgehäuses ist beschrieben. Das herzustellende Chipgehäuse umfasst einen Halbleiterchip, der eine integrierte Schaltung enthält, und eine an dem Halbleiterchip befestigte Verstärkungsstruktur. Ferner weist das Chipgehäuse eine untere Hauptseite und eine zur unteren Hauptseite entgegengesetzte obere Hauptseite auf, wobei die untere Hauptseite zumindest zum Teil durch eine freiliegende Oberfläche des Halbleiterchips ausgebildet ist und die obere Hauptseite durch eine Anschlussfläche der Verstärkungsstruktur ausgebildet ist, auf welcher externe Anschlussstellen des Chipgehäuses angeordnet sind. Nach seiner Herstellung wird das Gehäuse einem Burn-In-Test auf Gehäuseebene unterzogen.
-
公开(公告)号：DE102010000448A1
公开(公告)日：2011-01-27
申请号：DE102010000448
申请日：2010-02-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STEINER RAINER , POHL JENS , ROBL WERNER , BRUNNBAUER MARKUS , BEER GOTTFRIED
IPC: H01L23/522 , B81B7/02 , B81C1/00 , H01L21/283 , H01L21/60 , H01L21/768 , H01L23/482
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.026 seconds)
