公开(公告)号：DE102015104621A1

公开(公告)日：2015-10-01

申请号：DE102015104621

申请日：2015-03-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL ,  LEITNER THOMAS ,  OLIVEIRA PAULO

IPC: H04B1/18 ,  H03H11/28

Abstract: Eine hier beschriebene Ausführungsform aufweist einen rauscharmen Verstärker (LNA) (180) mit mehreren getrennten Eingangsanschlüssen (182a, 182b, ..., 182n), mehreren Transistoren (1, 2, ..., n) und einem Ausgangsnetz, das mit einem ersten Referenzanschluss und einem einzigen Ausgang (190) des LNAs (180) gekoppelt ist. Jeder Transistor (1, 2, ..., n) weist einen Leitungspfad und einen Steueranschluss auf, der mit einem der mehreren getrennten Eingangsanschlüsse (182a, 182b, ..., 182n) gekoppelt ist. Das Ausgangsnetz ist auch mit dem Leitungspfad von jedem der mehreren Transistoren (1, 2, ..., n) gekoppelt.

公开(公告)号：DE10231638B4

公开(公告)日：2011-07-28

申请号：DE10231638

申请日：2002-07-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL ,  KNAPP HERBERT DR

IPC: H03H7/00 ,  H01L23/66 ,  H03F3/45 ,  H03H7/01 ,  H03H11/02

Abstract: Integrierte Schaltungsanordnung (150, 250), welche aufweist: eine Ausgangsschaltung (151, 251) mit einem ersten Ausgangsanschluss (104, 216) und einem zweiten Ausgangsanschluss (108, 206), an welchen Datensignale bereitstellbar sind, einen ersten Datenausgangsanschluss (119, 228) und einen zweiten Datenausgangsanschluss (124, 234), wobei zwischen dem ersten Ausgangsanschluss (104, 216) und dem ersten Datenausgangsanschluss (119, 228) mindestens eine erste Induktivität (125, 225) geschaltet ist, wobei die erste Induktivität (125, 225) so ausgebildet ist, dass sie gemeinsam mit dem ersten Datenausgangsanschluss (119, 228) einen ersten Frequenzfilter mit einem vorgegebenen Frequenzband bildet, wobei zwischen dem zweiten Ausgangsanschluss (108, 206) und dem zweiten Datenausgangsanschluss (124, 234) mindestens eine zweite Induktivität (126, 231) geschaltet ist, welche mit der ersten Induktivität (125, 225) induktiv gekoppelt ist, wobei die zweite Induktivität (126, 231) so ausgebildet ist, dass sie gemeinsam mit dem zweiten Datenausgangsanschluss (124, 234) einen zweiten Frequenzfilter mit dem vorgegebenen Frequenzband bildet, wobei mindestens eine...

公开(公告)号：DE102006009026A1

公开(公告)日：2007-08-30

申请号：DE102006009026

申请日：2006-02-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WALLNER PAUL ,  SCHOENAUER TIM ,  GREGORIUS PETER ,  KEHRER DANIEL

IPC: G06F12/00

Abstract: The arrangement comprises an interface (4) for transferring data in the form of packets in accordance with pre-determined minutes, two memory banks (6) with a memory cell, and two memory bank access devices (1,2). The two packet processing devices (8) are present for coding or decoding the packets, where the different memory bank access devices are assigned to two packet processing devices.

公开(公告)号：DE10239834A1

公开(公告)日：2004-03-18

申请号：DE10239834

申请日：2002-08-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KEHRER DANIEL

IPC: H03K3/356 ,  H03K5/135 ,  H03K5/153

Abstract: An integrated circuit (100) comprises at least one pair of coupled memory (115,116) and data (102,105) transistors and has a connection unit (138) so arranged that it provides a clock signal to the memory and data transistors An Independent claim is also included for a demultiplexer comprising an integrated circuit as above.