公开(公告)号：ES2954064T3

公开(公告)日：2023-11-20

申请号：ES19808240

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un dispositivo de codificación (100) realiza la división en una pluralidad de bloques utilizando un conjunto de modos de división de bloques obtenido combinando uno o más modos de división de bloques que definen tipos de división. El conjunto de modos de división de bloques comprende: un primer modo de división de bloques en el que se definen el número de divisiones y la dirección de división para dividir un primer bloque; y un segundo modo de división de bloques en el que se definen el número de divisiones y la dirección de división para dividir un segundo bloque, que es uno de los bloques adquiridos al dividir el primer bloque. Cuando una división en el primer modo de bloque da como resultado tres bloques, el segundo bloque es el bloque central entre los bloques adquiridos al dividir el primer bloque, y la dirección de división del segundo modo de división de bloque es la misma que la dirección de división del primero. modo de división de bloques, entonces el segundo modo de división de bloques incluye sólo un modo de división de bloques en el que una división da como resultado tres bloques. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：MX2023011455A

公开(公告)日：2023-10-18

申请号：MX2023011455

申请日：2020-07-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: La presente descripción proporciona sistemas y métodos para la codificación de video. Los sistemas incluyen, por ejemplo, un codificador de imágenes que comprende: circuitería y una memoria acoplada a la circuitería, en donde la circuitería, en operación, realiza lo siguiente: predecir un primer bloque de muestras de predicción para un bloque actual de una representación visual, en donde la predicción del primer bloque de muestras de predicción incluye por lo menos un proceso de predicción con un vector de movimiento de una representación visual diferente; rellenar el primer bloque de muestras de predicción para formar un segundo bloque de muestras de predicción, en donde el segundo bloque es más grande que el primer bloque; calcular por lo menos un gradiente mediante el uso del segundo bloque de muestras de predicción; y codificar el bloque actual mediante el uso de por lo menos el gradiente calculado.

公开(公告)号：HUE059331T2

公开(公告)日：2022-11-28

申请号：HUE18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/60

公开(公告)号：ES2917553T3

公开(公告)日：2022-07-08

申请号：ES18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625

Abstract: Un codificador (100) que codifica un bloque de corriente en una imagen incluye circuitos y memoria. Usando la memoria, el circuito: realiza una primera transformación en una señal residual del bloque de corriente utilizando una primera base de transformación para generar los primeros coeficientes de transformación; y realiza una segunda transformación en los primeros coeficientes de transformación utilizando una segunda base de transformación para generar el segundo coeficientes de transformación y cuantifica los segundos coeficientes de transformación, cuando la primera base de transformación es la misma que una base de transformación predeterminada; y cuantifica los primeros coeficientes de transformación sin realizar la segunda transformación, cuando la primera base de transformación es diferente de la base de transformación predeterminada. (Traducción automática con Google Translate, sin valor legal)

公开(公告)号：LT3637767T

公开(公告)日：2022-06-27

申请号：LT18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/124 ,  H04N19/157 ,  H04N19/176 ,  H04N19/60 ,  H04N19/625

公开(公告)号：MX2022005226A

公开(公告)日：2022-06-08

申请号：MX2022005226

申请日：2020-11-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：MX2022005224A

公开(公告)日：2022-06-08

申请号：MX2022005224

申请日：2020-11-13

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：MX2020005757A

公开(公告)日：2020-08-20

申请号：MX2020005757

申请日：2018-11-30

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  SHASHIDHAR SUGHOSH PAVAN ,  TEO HAN BOON ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/51 ,  H04N19/523 ,  H04N19/563 ,  H04N19/573 ,  H04N19/80

Abstract: La presente descripción proporciona sistemas y métodos para la codificación de video. Los sistemas incluyen, por ejemplo, un codificador de imágenes que comprende: circuitería y una memoria acoplada a la circuitería, en donde la circuitería, en operación, realiza lo siguiente: predecir un primer bloque de muestras de predicción para un bloque actual de una representación visual, en donde la predicción del primer bloque de muestras de predicción incluye por lo menos un proceso de predicción con un vector de movimiento de una representación visual diferente; rellenar el primer bloque de muestras de predicción para formar un segundo bloque de muestras de predicción, en donde el segundo bloque es más grande que el primer bloque; calcular por lo menos un gradiente mediante el uso del segundo bloque de muestras de predicción; y codificar el bloque actual mediante el uso de por lo menos el gradiente calculado.

公开(公告)号：CA3072323A1

公开(公告)日：2019-04-04

申请号：CA3072323

申请日：2018-09-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  NISHI TAKAHIRO ,  TOMA TADAMASA ,  KANOH RYUICHI ,  HASHIMOTO TAKASHI

IPC: H04N19/52 ,  H04N19/105 ,  H04N19/146 ,  H04N19/156 ,  H04N19/167 ,  H04N19/436

Abstract: An encoder (100) includes circuitry (160) and memory (162). Using the memory (162), the circuitry (160): when encoding a current block in an inter prediction mode in which a decoder performs motion estimation (merge mode in S201), derives a first motion vector of the current block (S203); stores, in the memory (162), the first motion vector derived; derives a second motion vector of the current block (S204); and generates a prediction image of the current block by performing motion compensation using the second motion vector (S208). In deriving the first motion vector, the first motion vector of the current block is derived using a first motion vector of a processed block.

公开(公告)号：CA3070678A1

公开(公告)日：2019-01-31

申请号：CA3070678

申请日：2018-07-25

Applicant: PANASONIC IP CORP AMERICA

Inventor： KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/126 ,  H04N19/136 ,  H04N19/176 ,  H04N19/46

Abstract: An encoding device (100) encodes a block, of an image, to be encoded and comprises: a conversion unit (106) that performs a primary conversion by which the residual of the block to be encoded is converted to a primary factor, determines whether to apply a secondary conversion to the block to be encoded, and if a secondary conversion is to be applied, performs a secondary conversion from the primary factor to a secondary factor; a quantization unit (108) that, if a secondary conversion is not applied, calculates a quantized primary factor by performing a first quantization on the primary factor, and if a secondary conversion is applied, calculates a quantized secondary factor by performing a second quantization, which is different from the first quantization, on the secondary factor; and an entropy encoding unit (110) that generates an encoded bitstream by encoding the quantized primary factor or the quantized secondary factor.