-
公开(公告)号:BR112021020641A2
公开(公告)日:2022-03-03
申请号:BR112021020641
申请日:2020-06-18
Applicant: PANASONIC IP CORP AMERICA
Inventor: KUO CHE-WEI , CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , ABE KIYOFUMI , MARS ROHITH , TOMA TADAMASA , NISHI TAKAHIRO , KATO YUSUKE
IPC: H04N19/11 , H04N19/174 , H04N19/186 , H04N19/436 , H04N19/593 , H04N19/96
Abstract: sistema e método para codificação de vídeo. a presente invenção refere-se a sistema e método para codificação de vídeo; e dispositivos (codificador e decodificador); codificador que inclui circuitos e memória acoplada aos circuitos. o circuito determina se uma primeira unidade de decodificação de pipeline virtual (vpdu) é dividida em blocos menores e se uma segunda vpdu é dividida em blocos menores. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, um bloco de amostras de croma é previsto sem o uso de amostras de luma. em resposta a uma determinação de que a primeira vpdu é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu não é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. o bloco é codificado usando as amostras de croma previstas.
-
22.
公开(公告)号:BR112021020634A2
公开(公告)日:2022-03-03
申请号:BR112021020634
申请日:2020-05-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , TOMA TADAMASA , NISHI TAKAHIRO , DRUGEON VIRGINIE , KATO YUSUKE
IPC: H04N19/70
Abstract: dispositivo de codificação, dispositivo de decodificação, método de codificação e método de decodificação. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso intra-aleatório (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.
-
公开(公告)号:MX2021008235A
公开(公告)日:2021-08-16
申请号:MX2021008235
申请日:2020-02-06
Applicant: PANASONIC IP CORP AMERICA
Inventor: KATO YUSUKE , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI
IPC: H04N19/577
Abstract: Un codificador (100): genera, en un modo de inter-predicción, una primera imagen de predicción de un bloque actual a ser procesado, con base en un vector de movimiento derivado (paso S1); y genera una imagen de predicción final del bloque actual al aplicar un proceso de actualización a la primera imagen de predicción (paso S2). Los candidatos para el proceso de actualización incluyen un primer proceso y un segundo proceso. El primer proceso es un proceso de BDOF. El segundo proceso es un proceso para mezclar la primera imagen de predicción con una segunda imagen de predicción generada en la intra-predicción para el bloque actual. En la aplicación del proceso de actualización, el primer proceso y el segundo proceso se aplican de manera mutuamente exclusiva.
-
公开(公告)号:MX2020005757A
公开(公告)日:2020-08-20
申请号:MX2020005757
申请日:2018-11-30
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TOMA TADAMASA , NISHI TAKAHIRO , ABE KIYOFUMI , KANOH RYUICHI , SHASHIDHAR SUGHOSH PAVAN , TEO HAN BOON , LI JING YA , LIAO RU LING
IPC: H04N19/51 , H04N19/523 , H04N19/563 , H04N19/573 , H04N19/80
Abstract: La presente descripción proporciona sistemas y métodos para la codificación de video. Los sistemas incluyen, por ejemplo, un codificador de imágenes que comprende: circuitería y una memoria acoplada a la circuitería, en donde la circuitería, en operación, realiza lo siguiente: predecir un primer bloque de muestras de predicción para un bloque actual de una representación visual, en donde la predicción del primer bloque de muestras de predicción incluye por lo menos un proceso de predicción con un vector de movimiento de una representación visual diferente; rellenar el primer bloque de muestras de predicción para formar un segundo bloque de muestras de predicción, en donde el segundo bloque es más grande que el primer bloque; calcular por lo menos un gradiente mediante el uso del segundo bloque de muestras de predicción; y codificar el bloque actual mediante el uso de por lo menos el gradiente calculado.
-
公开(公告)号:CA3072323A1
公开(公告)日:2019-04-04
申请号:CA3072323
申请日:2018-09-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KANOH RYUICHI , HASHIMOTO TAKASHI
IPC: H04N19/52 , H04N19/105 , H04N19/146 , H04N19/156 , H04N19/167 , H04N19/436
Abstract: An encoder (100) includes circuitry (160) and memory (162). Using the memory (162), the circuitry (160): when encoding a current block in an inter prediction mode in which a decoder performs motion estimation (merge mode in S201), derives a first motion vector of the current block (S203); stores, in the memory (162), the first motion vector derived; derives a second motion vector of the current block (S204); and generates a prediction image of the current block by performing motion compensation using the second motion vector (S208). In deriving the first motion vector, the first motion vector of the current block is derived using a first motion vector of a processed block.
-
公开(公告)号:CA2870989C
公开(公告)日:2018-11-20
申请号:CA2870989
申请日:2013-04-11
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , SHIBAHARA YOUJI , SASAI HISAO , SUGIO TOSHIYASU , TANIKAWA KYOKO , MATSUNOBU TORU , TERADA KENGO
IPC: H04N19/46 , H04N19/172 , H04N19/44
Abstract: An image encoding method of coding one or more units that are included in a picture, including: generating a first flag indicating whether or not a removal time of encoded data by a hypothetical decoder from a buffer for storing the encoded data is set per unit (S221); generating a second flag indicating whether an interval between removal times of the units is constant or arbitrary when the removal time is set per unit (S222); and generating an encoded bitstream including the encoded data, the first flag, and the second flag (S223).
-
公开(公告)号:CA3005713A1
公开(公告)日:2017-06-22
申请号:CA3005713
申请日:2016-12-01
Applicant: PANASONIC IP CORP AMERICA
Inventor: TOMA TADAMASA , NISHI TAKAHIRO , TERADA KENGO , KOASHI YUI
IPC: G06T19/00
Abstract: Provided is a three-dimensional data coding method which is capable of providing a random access function in coded three-dimensional data. This three-dimensional data coding method which codes three-dimensional data (111) comprises: a segmenting step (S103) of segmenting the three-dimensional data (111) into first processing units which are random access units and which are each associated with three-dimensional coordinates; and a coding step (S104) of generating coded three-dimensional data (112) by coding each of a plurality of the first processing units.
-
公开(公告)号:MX2014012269A
公开(公告)日:2014-12-05
申请号:MX2014012269
申请日:2013-04-11
Applicant: PANASONIC IP CORP AMERICA
Inventor: SUGIO TOSHIYASU , NISHI TAKAHIRO , SHIBAHARA YOUJI , SASAI HISAO , TANIKAWA KYOKO , MATSUNOBU TORU , TERADA KENGO , TOMA TADAMASA
IPC: H04N19/563
Abstract: Un método de codificación de imágenes para codificar una o más unidades que están incluidas en una imagen, que comprende: generar una primera bandera que indica si sí o no se fija por unidad (S221) un tiempo de eliminación de datos codificados de un búfer para almacenar los datos codificado mediante un decodificador hipotético; generar una segunda bandera que indica si es constante o arbitrario un intervalo entre los tiempos de eliminación de las unidades cuando el tiempo de eliminación se fija por unidad (S222); y generar una corriente de bits codificada que incluye los datos codificados, la primera bandera y la segunda bandera (S223).
-
公开(公告)号:PL3691273T3
公开(公告)日:2025-03-31
申请号:PL18862113
申请日:2018-09-20
Applicant: PANASONIC IP CORP AMERICA
Inventor: ABE KIYOFUMI , NISHI TAKAHIRO , TOMA TADAMASA , KANOH RYUICHI , HASHIMOTO TAKASHI
IPC: H04N19/52 , H04N19/105 , H04N19/146 , H04N19/156 , H04N19/167 , H04N19/436 , H04N19/53 , H04N19/533
-
公开(公告)号:MX392029B
公开(公告)日:2025-03-21
申请号:MX2020012178
申请日:2020-11-13
Applicant: PANASONIC IP CORP AMERICA
Inventor: LIM CHONG SOON , SUN HAI WEI , TEO HAN BOON , LI JING YA , ABE KIYOFUMI , LIAO RU LING , KANOH RYUICHI , SHASHIDHAR SUGHOSH PAVAN , TOMA TADAMASA , NISHI TAKAHIRO
IPC: H04N19/119 , H04N19/176 , H04N19/70
Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.
-
-
-
-
-
-
-
-
-