Sistema e método para codificação de vídeo

    公开(公告)号:BR112021020641A2

    公开(公告)日:2022-03-03

    申请号:BR112021020641

    申请日:2020-06-18

    Abstract: sistema e método para codificação de vídeo. a presente invenção refere-se a sistema e método para codificação de vídeo; e dispositivos (codificador e decodificador); codificador que inclui circuitos e memória acoplada aos circuitos. o circuito determina se uma primeira unidade de decodificação de pipeline virtual (vpdu) é dividida em blocos menores e se uma segunda vpdu é dividida em blocos menores. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, um bloco de amostras de croma é previsto sem o uso de amostras de luma. em resposta a uma determinação de que a primeira vpdu é dividida em blocos menores e uma determinação de que a segunda vpdu é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. em resposta a uma determinação de que a primeira vpdu não é dividida em blocos menores e uma determinação de que a segunda vpdu não é dividida em blocos menores, o bloco de amostras de croma é previsto usando amostras de luma. o bloco é codificado usando as amostras de croma previstas.

    Dispositivo de codificação, dispositivo de decodificação, método de codificação e método de decodificação

    公开(公告)号:BR112021020634A2

    公开(公告)日:2022-03-03

    申请号:BR112021020634

    申请日:2020-05-20

    Abstract: dispositivo de codificação, dispositivo de decodificação, método de codificação e método de decodificação. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso intra-aleatório (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.

    CODIFICADOR, DECODIFICADOR, METODO DE CODIFICACION Y METODO DE DECODIFICACION.

    公开(公告)号:MX2021008235A

    公开(公告)日:2021-08-16

    申请号:MX2021008235

    申请日:2020-02-06

    Abstract: Un codificador (100): genera, en un modo de inter-predicción, una primera imagen de predicción de un bloque actual a ser procesado, con base en un vector de movimiento derivado (paso S1); y genera una imagen de predicción final del bloque actual al aplicar un proceso de actualización a la primera imagen de predicción (paso S2). Los candidatos para el proceso de actualización incluyen un primer proceso y un segundo proceso. El primer proceso es un proceso de BDOF. El segundo proceso es un proceso para mezclar la primera imagen de predicción con una segunda imagen de predicción generada en la intra-predicción para el bloque actual. En la aplicación del proceso de actualización, el primer proceso y el segundo proceso se aplican de manera mutuamente exclusiva.

Patent Agency Ranking