中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

89 records (took 0.03 seconds)

    STRUCTURE DE TRANSISTOR A TROIS GRILLES
    21.
    发明专利
    STRUCTURE DE TRANSISTOR A TROIS GRILLES 未知

    公开(公告)号：FR2885733A1

    公开(公告)日：2006-11-17

    申请号：FR0504891

    申请日：2005-05-16

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： CORONEL PHILIPPE ,  WACQUEZ ROMAIN

    IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78

    Abstract: Une structure de transistor comprend un élément semiconducteur (1) s'étendant entre une zone de source (2) et une zone de drain (3), ainsi que trois portions de grilles (4, 5, 6) disposées sur des côtés différents de l'élément semiconducteur. Une telle structure est particulièrement compacte et peut être utilisée comme deux ou trois transistors ayant des fonctions respectives indépendantes. En particulier, la structure peut être utilisée comme une combinaison d'un transistor à fonction logique ou analogique, avec une ou deux cellules de mémoire à accès aléatoire.

    SYSTEME DE CONVERSION D'ENERGIE THERMIQUE EN ENERGIE ELECTRIQUE
    22.
    发明专利
    SYSTEME DE CONVERSION D'ENERGIE THERMIQUE EN ENERGIE ELECTRIQUE 未知

    公开(公告)号：FR2977983A1

    公开(公告)日：2013-01-18

    申请号：FR1156280

    申请日：2011-07-11

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

    Inventor： SAVELLI GUILLAUME ,  CORONEL PHILIPPE ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS

    IPC: H01L35/02

    Abstract: Ensemble de conversion d'énergie thermique en énergie électrique comportant au moins un bilame à la température (8) disposé dans un espace (6) délimité par une source chaude (TH) et une source froide (TC) situées en face l'une de l'autre, ledit bilame (8) s'étendant le long d'un axe longitudinal (X), au moins un élément suspendu (10) solidaire en mouvement de l'élément sensible (8) et s'étendant latéralement à partir de l'élément sensible (8) et comportant une extrémité libre (10.2), et au moins un élément piézoélectrique (12) fixé sur l'élément suspendu (10) de sorte qu'il soit mis en vibration lorsque le bilame (8) change de configuration, ledit élément piézoélectrique (12) étant situé en dehors de l'espace défini entre le bilame (8) et la source chaude (TH) et en dehors de l'espace entre le bilame (8) et la source froide (TC).

    23.
    发明专利
    未知

    公开(公告)号：AT506696T

    公开(公告)日：2011-05-15

    申请号：AT08804548

    申请日：2008-09-22

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  NXP BV

    Inventor： CORONEL PHILIPPE ,  DUMONT BENJAMIN ,  POUYDEBASQUE ARNAUD ,  MUELLER MARKUS

    IPC: H01L21/335 ,  H01L29/06

    Abstract: A process for forming a wire portion in an integrated electronic circuit includes epitaxially growing the wire portion on a side surface of a seed layer portion (11, 12). Cross-sectional dimensions of the wire portion correspond to a thickness of the seed layer portion and to a duration of the growing step. The seed layer portion is then selectively removed while the wire portion is retained fixedly on the circuit. Afterwards, heating of the circuit can cause the wire portion becoming rounded in cross-section. The wire portion obtained may be about 10 nanometers in diameter. It may be used for forming a channel of a MOS transistor devoid of short channel effect.

    PROCEDE DE REALISATION DE DISPOSITIF SEMI-CONDUCTEUR A ARCHITECTURE ASYMETRIQUE
    24.
    发明专利
    PROCEDE DE REALISATION DE DISPOSITIF SEMI-CONDUCTEUR A ARCHITECTURE ASYMETRIQUE 未知

    公开(公告)号：FR2921751A1

    公开(公告)日：2009-04-03

    申请号：FR0758018

    申请日：2007-10-02

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： MANAKLI SERDAR ,  BUSTOS JESSY ,  CORONEL PHILIPPE ,  PAIN LAURENT

    IPC: H01L21/3105 ,  H01L21/28 ,  H01L21/336

    Abstract: L'invention concerne un procédé de réalisation de dispositif semi-conducteur à architecture asymétrique (100). Le dispositif (100) comporte un substrat (110) sur lequel est disposé au moins un empilement dans cet ordre d'une première couche photosensible (111), d'une couche non photosensible (112) et d'une seconde couche photosensible (113). Le procédé comporte au moins une étape d'insolation d'une première zone (103a, 105a) dans chacune des couches photosensibles (111, 113) par un premier faisceau d'électrons traversant la couche non photosensible (112), et au moins une autre étape d'insolation d'au moins une seconde zone d'une des deux couches photosensibles (111) par un second faisceau d'électrons ou de photons ou d'ions, la seconde zone étant en partie superposée à l'une des premières zones.

    REALISATION D'UN TRANSISTOR A EFFET DE CHAMP.
    25.
    发明专利
    REALISATION D'UN TRANSISTOR A EFFET DE CHAMP. 未知

    公开(公告)号：FR2905800A1

    公开(公告)日：2008-03-14

    申请号：FR0607932

    申请日：2006-09-11

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  CENTRE NAT RECH SCIENT

    Inventor： DUBOIS EMMANUEL ,  FRULEUX CORNU FREDERIQUE ,  PENAUD JULIEN ,  CORONEL PHILIPPE

    IPC: H01L21/336 ,  H01L29/786

    Abstract: On propose selon l'invention un procédé de réalisation d'un transistor à effet de champ comprenant les étapes suivantes:(a) formation du canal (20) du transistor sur un substrat;(b) formation d'un diélectrique de grille sur les surfaces extérieures du canal (20) ;(c) formation, sur le substrat, d'une couche matricielle comprenant une cavité dans laquelle se trouve une portion centrale du canal;(d) formation de la grille du transistor dans la cavité ;(e) formation des source et drain du transistor aux extrémités du canal situées en dehors de la cavité ;caractérisé en ce qu'il comprend en outre, avant l'étape (d), une formation d'une paroi, dans la couche matricielle, délimitant la cavité et ayant des propriétés structurelles différentes du reste de la couche matricielle.

    26.
    发明专利
    未知

    公开(公告)号：DE602005001759D1

    公开(公告)日：2007-09-06

    申请号：DE602005001759

    申请日：2005-12-15

    Applicant: ST MICROELECTRONICS CROLLES 2

    Inventor： BOROT BERTRAND ,  CORONEL PHILIPPE

    IPC: H01L21/8244 ,  H01L21/02 ,  H01L27/11

    Abstract: The cell has four transistors and resistors (R3, R5) formed in a semiconductor substrate. The transistors are formed in pairs in active regions (24, 26) of the substrate. A buried line (44), intended to form a high supply rail (Vdd), runs through a region (28) separating the active regions. The resistors are formed by capacitors with high leakages, where the capacitors are located at place where line crosses metallizations (M3, M5).

    30.
    发明专利
    未知

    公开(公告)号：FR2888665B1

    公开(公告)日：2007-10-19

    申请号：FR0507598

    申请日：2005-07-18

    Applicant: ST MICROELECTRONICS CROLLES 2 ,  COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： CORONEL PHILIPPE ,  GALLON CLAIRE ,  FENOUILLET BERANGER CLAIRE

    IPC: H01L21/336 ,  H01L21/84

    Abstract: The method involves delimiting an insulating region, and forming a gate region (G), source and drain regions which delimit a channel such that the gate region extends above the channel. The insulating region is formed by locally forming a zone formed of silicon-germanium alloy, selectively etching the alloy with respect to silicon and depositing a dielectric material at the etched place. The etching is performed after forming the gate region above a silicon-on-insulator semiconductor substrate deposited above a buried oxide layer. An independent claim is also included for an integrated circuit comprising a metal oxide semiconductor transistor.

Patent Agency Ranking