公开(公告)号：CN1647271A

公开(公告)日：2005-07-27

申请号：CN03808118.0

申请日：2003-04-08

Applicant: 皇家飞利浦电子股份有限公司

Inventor： H·K·克洛恩 ,  G·H·F·W·斯蒂恩布鲁根 ,  P·W·M·范德瓦特

IPC: H01L23/31 ,  H01L21/48

CPC classification number: H05K3/062 ,  H01L21/4821 ,  H01L21/4828 ,  H01L21/4832 ,  H01L23/3107 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H05K1/185 ,  H05K2201/0361 ,  H05K2203/0384 ,  H05K2203/1469 ,  H05K2203/1476 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 半导体器件(10)包括载体(30)和半导体元件(20)，例如集成电路。载体(30)提供有孔(15)，由此定义了具有侧面(3)的连接导体(31－33)。凹口(16)存在于侧面(3)中。半导体元件(20)被包围在包层(40)内，所述包层延伸进载体(30)的凹口(16)内。结果，包层(40)被机械地固定在载体(30)中。在包封步骤之后，半导体器件(10)可以在其中的工序中制造，不需要光刻步骤。

公开(公告)号：CN1612678A

公开(公告)日：2005-05-04

申请号：CN200410079796.0

申请日：1999-07-22

Applicant: 东洋钢钣株式会社

Inventor： 西条谨二 ,  吉田一雄 ,  大泽真司

IPC: H05K3/46 ,  H05K3/02 ,  H05K3/16

CPC classification number: H05K3/062 ,  H05K3/20 ,  H05K3/44 ,  H05K3/4647 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2201/09554 ,  H05K2203/0384 ,  H05K2203/0733 ,  Y10S428/901 ,  Y10T428/12903 ,  Y10T428/1291 ,  Y10T428/12931 ,  Y10T428/12944 ,  Y10T428/24917

Abstract: 提供一种制造多层印刷电路板和低成本包层板的方法。将用于形成导体层(10、17、18)的铜箔层(19、24、33)和用于形成蚀刻停止层(11、12)的镍镀层(20、21)交替层叠并压紧，形成用于印刷电路板的包层板(34)。有选择性地蚀刻用于印刷电路板的包层板(34)以制造基板。在该基板表面上形成外导体层(15、16)并制作图形。导体层(10、15、16)通过由蚀刻铜箔层(19、24、33)和镍镀层(20、21)而形成的柱状导体(17、18)实现电连接，制成多层印刷电路板。

公开(公告)号：CN1608399A

公开(公告)日：2005-04-20

申请号：CN02826115.1

申请日：2002-12-24

Applicant: 日立化成工业株式会社

Inventor： 中村英博 ,  中祖昭士 ,  有家茂晴 ,  井上文男 ,  榎本哲也 ,  森池教夫 ,  广木孝典

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K3/4617 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/0097 ,  H05K3/06 ,  H05K3/244 ,  H05K3/4038 ,  H05K3/4623 ,  H05K3/4632 ,  H05K3/4647 ,  H05K2201/0141 ,  H05K2201/0195 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2201/096 ,  H05K2201/10378 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/0384 ,  H05K2203/0733 ,  H05K2203/1536 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49147 ,  Y10T29/49165 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明的特征在于，由形成1或2以上的层的绝缘树脂组合物层(121)和至少在连接导体电路(103)的地方按照沿厚度方向贯穿那样形成的连接用导体(13)构成，并提供具有上述特征的连接基片及使用该连接基片的多层布线板和半导体插件用基片和半导体插件、以及制造它们的方法。

公开(公告)号：CN1413429A

公开(公告)日：2003-04-23

申请号：CN00817587.X

申请日：2000-12-21

Applicant: 东洋钢钣株式会社

Inventor： 西條谨二 ,  大泽真司 ,  冈本浩明 ,  吉田一雄

IPC: H05K3/46

CPC classification number: H05K1/0221 ,  H05K3/062 ,  H05K3/4647 ,  H05K2201/0361 ,  H05K2201/09254 ,  H05K2203/0384 ,  H05K2203/0733 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49151 ,  Y10T29/49155 ,  Y10T29/49156

Abstract: 本发明的目的是提供能够容易地设置布线取出口，能够容易地尺寸再现性良好地制造大量制品的多层印刷电路布线板构造及其制造方法。为此，本发明的多层印刷电路布线板的特征是在内部具有完全被接地电路覆盖的信号电路导体并同时设置布线取出口，信号电路导体最好包含分支形状。多层印刷电路布线板是通过选择地刻蚀以0.1～3％的压下率压接铜箔和镍箔制成的基板的铜，在内部形成完全被接地电路覆盖的信号电路导体和布线取出口制成的。

公开(公告)号：WO02032660A1

公开(公告)日：2002-04-25

申请号：PCT/JP2001/008756

申请日：2001-10-04

IPC: B23K20/00 ,  B23K20/04 ,  B23K20/14 ,  B32B15/01 ,  H05K3/02 ,  H05K3/06 ,  B23K20/16 ,  H05K1/03 ,  H05K3/46

CPC classification number: H05K3/025 ,  B23K20/04 ,  B32B15/01 ,  H05K3/062 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2203/0384 ,  H05K2203/068 ,  Y10T428/12 ,  Y10T428/12438 ,  Y10T428/12896 ,  Y10T428/12979

Abstract: An adhesive-free multilayered metal laminate having a given thickness which is obtained by bonding a metal sheet having a thin metal film on a surface thereof to a metal foil without using an adhesive; and a process for continuously producing the laminate. The process comprises the steps of: setting a metal sheet on a reel for metal sheet unwinding; setting a metal foil on a reel for metal foil unwinding; unwinding the metal sheet from the metal sheet-unwinding reel and activating a surface of the metal sheet to thereby form a first thin metal film on the metal sheet surface; unwinding the metal foil from the metal foil-unwinding reel and activating a surface of the metal foil to thereby form a second thin metal film on the metal foil surface; and press-bonding the activated surface of the first thin metal film to that of the second thin metal film so that the first thin metal film formed on the metal sheet is in contact with the second thin metal film formed on the metal foil.

Abstract translation: 具有给定厚度的无粘合剂的多层金属层压体，其通过在其表面上将不具有金属薄膜的金属薄片接合而不使用粘合剂而获得; 以及连续制造层压体的方法。 该方法包括以下步骤：将金属片设置在用于金属板退绕的卷轴上; 在金属箔退绕卷轴上设置金属箔; 从金属板退绕卷轴退绕金属片并激活金属片的表面，从而在金属片表面上形成第一薄金属膜; 从金属箔退绕卷轴退绕金属箔并激活金属箔的表面，从而在金属箔表面上形成第二薄金属膜; 并且将第一薄金属膜的活化表面压接到第二薄金属膜的活化表面，使得形成在金属片上的第一薄金属膜与形成在金属箔上的第二薄金属膜接触。

公开(公告)号：WO2004073369A1

公开(公告)日：2004-08-26

申请号：PCT/JP2004/001478

申请日：2004-02-12

Applicant: 株式会社ダイワ工業 ,  吉村 栄ニ

Inventor： 吉村 栄ニ

IPC: H05K3/46

CPC classification number: H05K3/4647 ,  H05K3/06 ,  H05K3/062 ,  H05K2201/0361 ,  H05K2203/0384

Abstract: 　本発明の多層配線基板の製造方法は、第１層間接続体となる第１金属層（１）と、これと別金属の第１保護金属層（２）とを有する積層体に、導体パターン（３ａ）を形成する工程、これを被覆する第２保護金属層（１１）を形成する工程、これと別金属の第２金属層（１４）を更に形成する工程、その表面部分に第２マスク層（１５）を形成する工程、これ選択的にエッチングして第２層間接続体（１４ａ）を形成する工程、その形成面に第２絶縁層を形成する工程、第１金属層の表面部分に第１マスク層を形成する工程、これを選択的にエッチングして第１層間接続体を形成する工程、及び前記第１保護金属層（２）及び前記第２保護金属層（１１）を選択的にエッチングして除去する工程を含む。

Abstract translation: 一种多层印刷线路板的制造方法，其特征在于，包括在成为第一层间连接体的第一金属层（1）和不同金属的第一保护金属层（2）的多层上形成导体图案（3a）的工序， 用于形成涂覆第二保护金属层（11）的步骤，用于进一步形成不同金属的第二金属层（14）的步骤，在其表面部分形成第二掩模层（15）的步骤， 选择性地蚀刻以形成第二层间连接器（14a）的步骤，在其表面上形成第二绝缘层的步骤，在第一金属层的表面部分上形成第一掩模层的步骤，蚀刻步骤 选择性地形成第一层间连接器，以及选择性地蚀刻和去除第一保护金属层（2）和第二保护金属层（11）的步骤。

公开(公告)号：WO2003056889A1

公开(公告)日：2003-07-10

申请号：PCT/JP2002/013434

申请日：2002-12-24

Applicant: 日立化成工業株式会社 ,  中村 英博 ,  中祖 昭士 ,  有家 茂晴 ,  井上 文男 ,  榎本 哲也 ,  森池 教夫 ,  廣木 孝典

Inventor： 中村 英博 ,  中祖 昭士 ,  有家 茂晴 ,  井上 文男 ,  榎本 哲也 ,  森池 教夫 ,  廣木 孝典

IPC: H05K3/46

CPC classification number: H05K3/4617 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K3/0097 ,  H05K3/06 ,  H05K3/244 ,  H05K3/4038 ,  H05K3/4623 ,  H05K3/4632 ,  H05K3/4647 ,  H05K2201/0141 ,  H05K2201/0195 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2201/096 ,  H05K2201/10378 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/0384 ,  H05K2203/0733 ,  H05K2203/1536 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49147 ,  Y10T29/49165 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: A connection substrate (11) characterized by comprising an insulating resin composition layer (121) composed of one or more layers and a connection conductor (13) formed in a portion to which at least a conductor circuit (103) is connected and penetrating through the insulating resin composition layer in the direction of the thickness, a multilayer wiring boar comprising the connection substrate, a substrate for a semiconductor package, a semiconductor package, and methods for manufacturing them.

Abstract translation: 一种连接基板（11），其特征在于，包括由一层或多层构成的绝缘树脂组合物层（121）和形成在至少导体电路（103）连接并穿透所述导体电路 在厚度方向上的绝缘树脂组合物层，包括连接基板的多层布线，用于半导体封装的基板，半导体封装及其制造方法。

公开(公告)号：WO2006054684A1

公开(公告)日：2006-05-26

申请号：PCT/JP2005/021218

申请日：2005-11-18

Applicant: 株式会社マルチ ,  東洋鋼鈑株式会社 ,  渡辺 充広 ,  西條 謹二 ,  大澤 真司 ,  吉田 一雄 ,  南部 光司

Inventor： 渡辺 充広 ,  西條 謹二 ,  大澤 真司 ,  吉田 一雄 ,  南部 光司

IPC: H05K1/02 ,  H05K1/09 ,  H05K3/06 ,  H05K3/38 ,  H05K3/46

CPC classification number: H05K3/427 ,  H05K1/0265 ,  H05K1/116 ,  H05K3/062 ,  H05K3/20 ,  H05K3/4658 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2201/0361 ,  H05K2201/0376 ,  H05K2201/09509 ,  H05K2201/09736 ,  H05K2203/0361 ,  H05K2203/0384 ,  H05K2203/1476 ,  Y10T156/10

Abstract: 　従来、回路幅が大きく異なる設計を必要とした信号伝達回路と電源供給用回路等との回路幅を極力近づけ、実質的な小型化の可能なプリント配線板及びその製造方法を提供する。ことを目的とする。この目的を達成するため、導電層と絶縁層とを含む金属張積層板をエッチング加工することにより得られるプリント配線板であって、同一基準平面に形成した厚さの異なる第１回路と第２回路とが併存したプリント配線板を採用する。そして、第１回路又は第２回路のいずれか厚い方の回路が、第１銅層／異種金属層／第２銅層の３層が順次積層したクラッド状であることを特徴とする。そして、当該プリント配線板の製造は、第１銅層／異種金属層／第２銅層の３層が順次積層した状態のクラッド複合材を出発材料として、異種金属層と銅層との選択エッチング特性を有効利用した点に特徴を有する。

Abstract translation: 一种印刷电路板，其可以尽可能地均衡需要使电路宽度的设计显着不同且能够基本上小型化的信号传输电路和供电电路等的电路宽度及其制造方法 其中印刷电路板可以通过蚀刻包含导电层和绝缘层的金属复合层叠板和印刷线路板获得，其中第一电路和第二电路形成在相同的基准平面上并且不同 厚度共存，被使用。 印刷电路板的特征在于，第一电路或第二电路（以较厚者为准）具有包层形式，其中三层，第一铜层/不同种类金属层/第二铜层依次 层叠在一起。 印刷电路板的制造方法的特征在于，以包覆复合材料为原料，其特征在于，将覆盖复合材料的第一铜层/不同种类的金属层/第二铜层三层依次层叠 并且通过有效地使用不同种类的金属层和铜层之间的蚀刻特性选择。

公开(公告)号：WO2003085731A1

公开(公告)日：2003-10-16

申请号：PCT/IB2003/001421

申请日：2003-04-08

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  KLOEN, Hendrik, K. ,  STEENBRUGGEN, Gerardus, H., F., W. ,  VAN DE WATER, Peter, W., M.

Inventor： KLOEN, Hendrik, K. ,  STEENBRUGGEN, Gerardus, H., F., W. ,  VAN DE WATER, Peter, W., M.

IPC: H01L23/31

CPC classification number: H05K3/062 ,  H01L21/4821 ,  H01L21/4828 ,  H01L21/4832 ,  H01L23/3107 ,  H01L24/48 ,  H01L24/73 ,  H01L24/97 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H05K1/185 ,  H05K2201/0361 ,  H05K2203/0384 ,  H05K2203/1469 ,  H05K2203/1476 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: The semiconductor device (10) comprises a carrier (30) and a semiconductor element (20), such as an integrated circuit. The carrier (30) is provided with apertures (15), thereby defining connecting conductors (31-33) having side faces (3). Notches (16) are present in the side faces (3). The semiconductor element (20) is enclosed in an encapsulation (40) that extends into the notches (16) in the carrier (30). As a result, the encapsulation (40) is mechanically anchored in the carrier (30). The semiconductor device (10) can be made in a process wherein, after the encapsulating step, no lithographic steps are necessary.

Abstract translation: 半导体器件（10）包括载体（30）和诸如集成电路的半导体元件（20）。 载体（30）设置有孔（15），从而限定具有侧面（3）的连接导体（31-33）。 缺口（16）存在于侧面（3）中。 半导体元件（20）被封装在延伸到载体（30）中的凹口（16）中的封装（40）中。 结果，封装（40）机械地锚定在载体（30）中。 半导体器件（10）可以在其中在封装步骤之后不需要光刻步骤的过程中制成。

公开(公告)号：WO2003085728A1

公开(公告)日：2003-10-16

申请号：PCT/IB2003/001299

申请日：2003-04-10

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  GROENHUIS, Roelf, A., J. ,  DIJKSTRA, Paul ,  SCHRIKS, Cornelis, G. ,  VAN DE WATER, Peter, W., M.

Inventor： GROENHUIS, Roelf, A., J. ,  DIJKSTRA, Paul ,  SCHRIKS, Cornelis, G. ,  VAN DE WATER, Peter, W., M.

IPC: H01L23/31

CPC classification number: H05K3/062 ,  A23G3/366 ,  A23G4/123 ,  A23L33/135 ,  A23Y2220/77 ,  A61K35/747 ,  C12R1/225 ,  H01L21/4828 ,  H01L21/4832 ,  H01L23/3107 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/85399 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01061 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/1305 ,  H01L2924/14 ,  H01L2924/181 ,  H05K1/185 ,  H05K2201/0361 ,  H05K2203/0384 ,  H05K2203/1469 ,  H05K2203/1476 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207

Abstract: The carrier (30) comprises a first etch mask (14), a first metal layer (11), an intermediate layer (12), a second metal layer (13) and a second etch mask (17). Both the first and the second etch mask (14, 17) can be provided in one step by means of electrochemical plating. After the first metal layer (11) and the intermediate layer (12) have been patterned through the first etch mask (14), an electric element (20) can be suitably attached to the carrier (30) using conductive means. In this patterning operation, the intermediate layer (12) is etched further so as to create underetching below the first metal layer (11). After the provision of an encapsulation (40), the second metal layer (13) is patterned through the second etch mask (17). In this manner, a solderable device (10) is obtained without a photolithographic step during the assembly process.

Abstract translation: 载体（30）包括第一蚀刻掩模（14），第一金属层（11），中间层（12），第二金属层（13）和第二蚀刻掩模（17）。 可以通过电化学电镀在一个步骤中提供第一和第二蚀刻掩模（14,17）。 在通过第一蚀刻掩模（14）对第一金属层（11）和中间层（12）进行了图案化之后，可以使用导电装置将电气元件（20）适当地附接到载体（30）。 在该图案化操作中，进一步蚀刻中间层（12），以便在第一金属层（11）的下面产生不规则的凹凸。 在提供封装（40）之后，第二金属层（13）通过第二蚀刻掩模（17）构图。 以这种方式，在组装过程中获得无可光刻步骤的可焊接装置（10）。