公开(公告)号：KR1019950034827A

公开(公告)日：1995-12-28

申请号：KR1019940011788

申请日：1994-05-28

Applicant: 한민구 ,  이병훈 ,  최연익

Inventor： 한민구 ,  이병훈 ,  최연익

IPC: H01L29/73

Abstract: 본 발명은 절연게이트 바이폴라 트랜지스터에 관한 것으로, 문턱전압의 변동없이 래치업전류를 높이기 위하여, 래치업에 영향을 미치는 소오스영역 하부의 몸체영역에 상기 몸체보다 고농도의 불순물농도를 갖는 매몰영역을 고에너지의 이온주입으로 형성하여 줌으로써, 래치업이 발생되는 임계치전류가 높아지는 절연게이트 바이폴라 트랜지스터를 제공한다.

公开(公告)号：KR1019950002068A

公开(公告)日：1995-01-04

申请号：KR1019930011739

申请日：1993-06-25

Applicant: 한민구 ,  민병혁

Inventor： 한민구 ,  민병혁

IPC: H01L29/78

公开(公告)号：KR100060404B1

公开(公告)日：1993-03-16

申请号：KR1019900006719

申请日：1990-05-11

Applicant: 한민구 ,  김용상 ,  박진석

Inventor： 한민구 ,  박진석 ,  김용상

IPC: G01L9/18 ,  G01L9/06

公开(公告)号：KR1019910020893A

公开(公告)日：1991-12-20

申请号：KR1019900006720

申请日：1990-05-11

Applicant: 한민구 ,  김일중 ,  최연익

Inventor： 한민구 ,  최연익 ,  김일중

IPC: H01L27/08

Abstract: 내용 없음

公开(公告)号：KR100811998B1

公开(公告)日：2008-03-10

申请号：KR1020060121693

申请日：2006-12-04

Applicant: 삼성에스디아이 주식회사 ,  재단법인서울대학교산학협력재단 ,  한민구

Inventor： 한민구 ,  남우진 ,  박중현 ,  신희선

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78645

Abstract: A thin film transistor and a flat panel display including the same are provided to reduce effectively a leakage current by reducing kink current, horizontal electric field, and band bending. A semiconductor layer having a width and a length is formed on a substrate(10). The semiconductor layer includes a source region, a first channel region(20a), a first dopoing region(20c), a second channel region, and a drain region(20e). The first width of the first channel region is different from the second width of the second channel region. A gate insulating layer is formed on the semiconductor layer. A gate electrode is formed on the gate insulating layer. The gate electrode includes a first gate electrode(40a) formed at a position facing the first channel region and a second gate electrode(40b) formed at a position facing the second channel region.

Abstract translation: 提供薄膜晶体管和包括该薄膜晶体管的平板显示器，以通过减少扭结电流，水平电场和带弯曲来有效地减少泄漏电流。 在衬底（10）上形成具有宽度和长度的半导体层。 半导体层包括源极区，第一沟道区（20a），第一掺杂区（20c），第二沟道区和漏区（20e）。 第一沟道区的第一宽度与第二沟道区的第二宽度不同。 在半导体层上形成栅极绝缘层。 在栅极绝缘层上形成栅电极。 栅电极包括形成在面向第一沟道区的位置处的第一栅电极（40a）和形成在面向第二沟道区的位置的第二栅电极（40b）。

公开(公告)号：KR100811997B1

公开(公告)日：2008-03-10

申请号：KR1020060121697

申请日：2006-12-04

Applicant: 삼성에스디아이 주식회사 ,  재단법인서울대학교산학협력재단 ,  한민구

Inventor： 한민구 ,  송인혁 ,  박중현

IPC: H01L29/786

CPC classification number: H01L29/78621 ,  H01L27/1248 ,  H01L29/78606

Abstract: A thin film transistor, a method for manufacturing the same, and a flat panel display including the same are provided to form a lightly doped drain structure in a junction part between an active region and source/drain regions by using a sidewall effect. A semiconductor layer(13) includes an active region, source/drain regions, and a lightly doped region. A gate insulating layer(14) and a gate electrode(15) are overlapped on the active region. A first interlayer dielectric(16) is formed on the source/drain regions and the gate electrode. A second interlayer dielectric(17) is formed on the first interlayer dielectric and includes a contact hole for exposing a part of the source/drain regions. Source/drain electrodes(18,19) are connected through the contact hole to the source/drain regions. The amount of the first interlayer dielectric deposited on a sidewall of the gate insulating layer is larger than the amount of the first interlayer dielectric deposited on the source/drain regions.

Abstract translation: 提供薄膜晶体管，其制造方法和包括该薄膜晶体管的平板显示器，以通过使用侧壁效应在有源区域和源极/漏极区域之间的接合部分中形成轻掺杂的漏极结构。 半导体层（13）包括有源区，源极/漏极区和轻掺杂区。 栅极绝缘层（14）和栅电极（15）重叠在有源区上。 在源极/漏极区域和栅极电极上形成第一层间电介质（16）。 第二层间电介质（17）形成在第一层间电介质上，并且包括用于暴露一部分源/漏区的接触孔。 源/漏电极（18,19）通过接触孔连接到源极/漏极区域。 沉积在栅极绝缘层的侧壁上的第一层间电介质的量大于沉积在源极/漏极区上的第一层间电介质的量。

公开(公告)号：KR100326729B1

公开(公告)日：2002-10-25

申请号：KR1019980036242

申请日：1998-09-03

Applicant: 한민구

Inventor： 한민구 ,  박철민

IPC: G02F1/136 ,  G02F1/133 ,  G02F1/1343

Abstract: 본 발명은 박막 트랜지스터 액정 표시장치의 배선 방법에 관한 것이다. 본 발명에서는, 박막 트랜지스터를 구동시키는 게이트 라인과 데이터 라인을 형성함에 있어서, 상기 게이트 라인과 데이터 라인이 교차되는 영역에 층간절연막 및 유전율이 낮은 공기층을 형성시킨다. 그 결과 배선의 유전용량이 감소되고, 이에 따라 신호지연 문제가 보다 개선되는 효과가 있다.

公开(公告)号：KR1020020034464A

公开(公告)日：2002-05-09

申请号：KR1020000064780

申请日：2000-11-02

Applicant: 한민구 ,  이민철

Inventor： 한민구 ,  이민철

IPC: H01L21/336

Abstract: PURPOSE: A polycrystalline silicon thin-film-transistor(TFT) is provided to effectively control a leakage current and to improve reliability by including an air cavity in the edge of a gate oxide layer, and to form the air cavity while using an isotropic etch process and a process for forming an interlayer dielectric using an atmospheric pressure chemical vapor deposition(APCVD) process by eliminating the need to use an additional mask process. CONSTITUTION: A polycrystalline silicon thin film is formed on a glass substrate on which an oxide layer is deposited. A gate insulation layer has the air cavity formed in the edge of a silicon oxide layer formed on the polycrystalline silicon thin film. A gate, a source and a drain are formed by an ion implantation process.

Abstract translation: 目的：提供多晶硅薄膜晶体管（TFT），以有效地控制泄漏电流并通过在栅极氧化物层的边缘中包括空气腔来提高可靠性，并且在使用各向同性蚀刻时形成空气腔 工艺和使用大气压化学气相沉积（APCVD）工艺形成层间电介质的方法，通过消除使用额外的掩模工艺的需要。 构成：在其上沉积有氧化物层的玻璃基板上形成多晶硅薄膜。 栅绝缘层在形成于多晶硅薄膜上的氧化硅层的边缘形成有空气腔。 通过离子注入工艺形成栅极，源极和漏极。

公开(公告)号：KR100222435B1

公开(公告)日：2001-04-02

申请号：KR1019960033621

申请日：1996-08-13

Applicant: 한민구 ,  전재홍 ,  유준석 ,  박철민 ,  민병혁

Inventor： 한민구 ,  민병혁 ,  유준석 ,  전재홍 ,  박철민

IPC: H01L21/20

Abstract: 반도체 소자를 제작할 수 있도록 기판상부에 활성층 및 화합물 막을 제조하는 고상한 방법은, 상기 기판위에 비정질 실리콘 막을 형성하는 단계와, 상기 비정질 실리콘 막의 상부표면에서 설정된 깊이까지의 내부로 불순물 이온을 주입하는 단계와, 상기 상부표면에 설정된 에너지 밀도를 가지는 빔을 전면적으로 주사함에 의해 상기 비정질 실리콘의 막내에 불순물 이온이 대체로 주입되지 않은 하부영역을 폴리 실리콘 막으로 변화되게 하는 동시에 상기 비정질 실리콘의 막내에 불순물 이온이 주입된 대체로 상부표면 근방의 영역을 상기 불순물 이온과 관련된 화합물 막으로 변화되게 하여 상기 폴리 실리콘 막을 활성층으로서 상기 불순물 이온과 관련된 화합물 막을 상기 화합물 절연막으로서 형성하는 단계를 가진다.

公开(公告)号：KR1020000019245A

公开(公告)日：2000-04-06

申请号：KR1019980037231

申请日：1998-09-09

Applicant: 한민구

Inventor： 한민구 ,  최연익 ,  이병훈 ,  전정훈 ,  변대석 ,  김두영

IPC: H01L29/768

Abstract: PURPOSE: An IGBT(Insulated Gate Bipolar Transistor) is provided which can perform a rapid turn-off operation while on-state voltage drop is small. CONSTITUTION: An IGBT comprises: a cathode electrode formed on the surface of one upper portion of a second conductivity well in a first conductive substrate and on the surface of one upper portion of a first conductive well surrounded by the second conductive well; a gate electrode formed by inserting an insulation layer into the other upper portions of the first conductive well and the second conductive well; and a common anode electrode commonly connected to a second conductive anode region surrounded by a buffer region having a first conductive well form separated by a drift region from the second conductive well in the substrate, and a first conductive anode region surrounded by a second conductive well separately adjacent to the buffer region so that carriers in the drift region can be rapidly drawn out during the turn-off operation.

Abstract translation: 目的：提供IGBT（绝缘栅双极晶体管），可在导通状态电压降小的情况下执行快速关断操作。 构成：IGBT包括：阴极，形成在第一导电衬底中的第二导电阱的一个上部的表面上，并且由第二导电阱包围的第一导电阱的一个上部的表面上; 通过将绝缘层插入所述第一导电孔和所述第二导电阱的另一个上部而形成的栅电极; 以及公共阳极电极，其共同连接到第二导电阳极区域，所述第二导电阳极区域被具有由位于衬底中的第二导电阱的漂移区隔开的第一导电阱形式的缓冲区包围，以及由第二导电阱包围的第一导电阳极区域 分开地邻近缓冲区域，使得漂移区域中的载流子能够在关断操作期间被快速地拉出。