-
公开(公告)号：KR102236308B1
公开(公告)日：2021-04-05
申请号：KR1020190026452A
申请日：2019-03-07
CPC classification number: A01G27/003 , A01G27/005 , A01G9/02 , A01G9/04 , A47G7/08 , G01N33/246
Abstract: 본 발명은 토양 내의 수분을 감지하여 수분 부족 시 외부로 알림을 수행하는 토양수분센서가 구비되는 것을 바탕으로 다기능을 구현하는 스마트 화분으로서, 전력을 내부 또는 외부에서 공급받아 발광하는 LED 모듈을 구비하는 본체; 상기 본체 상단에 수직단으로 다중 결합되어 내측으로는 식물이 심기우며, 일측에 상기 토양수분센서가 장착되는 복수의 트레이; 상기 본체 하단에 결합되며 상기 트레이와 연결되어 낙하하는 물을 수용하는 물받이 및 상기 트레이를 감싸도록 본체 상단으로 결합되어 외관 디자인을 형성하는 디자인 커버를 포함하며, 상기 수분 부족 알림은, 상기 LED 모듈을 깜빡이거나 평상시와 다른 색을 발광하도록 하여 알림을 수행하는 방법 또는 스피커를 통한 출력으로 알림을 수행하는 방법을 포함하는 스마트 화분에 관한 것이다.
-
公开(公告)号：KR1020020034464A
公开(公告)日：2002-05-09
申请号：KR1020000064780
申请日：2000-11-02
IPC: H01L21/336
Abstract: PURPOSE: A polycrystalline silicon thin-film-transistor(TFT) is provided to effectively control a leakage current and to improve reliability by including an air cavity in the edge of a gate oxide layer, and to form the air cavity while using an isotropic etch process and a process for forming an interlayer dielectric using an atmospheric pressure chemical vapor deposition(APCVD) process by eliminating the need to use an additional mask process. CONSTITUTION: A polycrystalline silicon thin film is formed on a glass substrate on which an oxide layer is deposited. A gate insulation layer has the air cavity formed in the edge of a silicon oxide layer formed on the polycrystalline silicon thin film. A gate, a source and a drain are formed by an ion implantation process.
Abstract translation: 目的：提供多晶硅薄膜晶体管（TFT），以有效地控制泄漏电流并通过在栅极氧化物层的边缘中包括空气腔来提高可靠性，并且在使用各向同性蚀刻时形成空气腔 工艺和使用大气压化学气相沉积（APCVD）工艺形成层间电介质的方法，通过消除使用额外的掩模工艺的需要。 构成：在其上沉积有氧化物层的玻璃基板上形成多晶硅薄膜。 栅绝缘层在形成于多晶硅薄膜上的氧化硅层的边缘形成有空气腔。 通过离子注入工艺形成栅极，源极和漏极。
-
公开(公告)号：KR100347253B1
公开(公告)日：2002-08-07
申请号：KR1020000064780
申请日：2000-11-02
IPC: H01L21/336
Abstract: 본 발명은 누설전류를 개선하기 위해 게이트 산화막 가장자리에 에어 캐비티 (air-cavity)를 형성시킨 다결정 실리콘 박막 트랜지스터 및 그 제조방법에 관한 것으로 산화막이 증착된 유리기판 위에 비정질 실리콘을 증착하는 단계와, 상기의 비정질 실리콘 박막을 엑시머 레이저 어닐링하여 결정화한 후 다결정 실리콘 박막을 패터닝하는 단계와, 상기의 다결정 실리콘 박막 위에 게이트 산화막을 증착하고 게이트 전극으로 사용될 비정질 실리콘 박막을 증착하는 단계와, 상기의 비정질 실리콘 박막과 게이트 산화막을 식각한 다음 인이온을 주입한 후 레이저 어닐링하여 주입된 이온을 활성화하여 소오스와 드레인을 형성하는 단계와, 상기의 이온주입이 완료된 기판의 게이트 산화막을 습식방법 또는 건식방법으로 식각하는 단계와, 상기의 게이트 산화 막을 식각한 후 상압화학기상증착방법으로 층간절연막을 증착하여 에어 캐비티를 형성하는 단계를 포함하여 이루어지는 제조방법을 제공함으로써, 드레인 접합 주변에 유도되는 수직 전계를 완화시켜 강한 전계에 의해 발생하는 누설전류를 감소시킬 수 있을 뿐만 아니라 추가의 마스크 공정 없이 간단한 공정으로 제조할 수 있으며 온-오프 전류비를 향상시킬 수 있다.
-
公开(公告)号：KR102236308B1
公开(公告)日：2021-04-05
申请号：KR1020190026452
申请日：2019-03-07
Abstract: 본발명은토양내의수분을감지하여수분부족시 외부로알림을수행하는토양수분센서가구비되는것을바탕으로다기능을구현하는스마트화분으로서, 전력을내부또는외부에서공급받아발광하는 LED 모듈을구비하는본체; 상기본체상단에수직단으로다중결합되어내측으로는식물이심기우며, 일측에상기토양수분센서가장착되는복수의트레이; 상기본체하단에결합되며상기트레이와연결되어낙하하는물을수용하는물받이및 상기트레이를감싸도록본체상단으로결합되어외관디자인을형성하는디자인커버를포함하며, 상기수분부족알림은, 상기 LED 모듈을깜빡이거나평상시와다른색을발광하도록하여알림을수행하는방법또는스피커를통한출력으로알림을수행하는방법을포함하는스마트화분에관한것이다.
-
公开(公告)号：KR102160817B1
公开(公告)日：2020-09-28
申请号：KR1020190137856
申请日：2019-10-31
Applicant: 한민구
Inventor： 한민구
IPC: G06F16/29 , G06F16/904 , G01C21/36
-
Patent Agency Ranking
公开(公告)号：KR100298488B1
公开(公告)日：2001-11-30
申请号：KR1019980040336
申请日：1998-09-28
Applicant: 한민구
IPC: H01L21/335
Abstract: 본 발명은 박막 트랜지스터의 활성층 제조 방법 및 그 구조에 관한 것이다. 본 발명에 따르면, 기판 상부에 비정질 실리콘막을 형성한 후, 비정질 실리콘을 다결정 실리콘화시킬 수 있을 정도의 에너지를 가지는 빛을 상기 비정질 실리콘에 국부적으로 조사한다. 그 결과, 상기 비정질 실리콘막에는 국부적으로 에너지가 조사된 다결정 실리콘막이 형성되어 비정질 실리콘과 다결정 실리콘의 중간 특성을 지니는 새로운 구조의 도전막이 형성되는데, 이를 박막 트랜지스터의 활성층으로 이용함으로써 박막 트랜지스터의 전기적 특성을 향상시킬 수 있게 된다.
-
公开(公告)号：KR100268064B1
公开(公告)日：2000-10-16
申请号：KR1019980014713
申请日：1998-04-24
Applicant: 한민구
IPC: H01L21/31
Abstract: PURPOSE: A method for manufacturing an active layer for a semiconductor device is provided to form the active layer on the substrate with ease and to improve the electrical property such as electron mobility and uniformity of the layer. CONSTITUTION: The method includes following steps. At the first step, an amorphous silicon layer(4) is formed on the substrate(2). At the second step, an electron beam is illuminated with a predetermined pattern on the upper surface of the amorphous silicon layer. At the third step, the whole surface of the amorphous silicon layer is annealed with a laser beam having predetermined energy density and the amorphous silicon layer is converted to a polysilicon layer having a crystal structure based on the predetermined pattern. The substrate is made of glass or silicon material. The laser beam is generated by an excimer laser illuminating laser at an energy density between 255mJ/cm2 and 370mJ/cm2. The semiconductor substrate is thin film transistor.
Abstract translation: 目的：提供一种制造用于半导体器件的有源层的方法，以便容易地在衬底上形成有源层并改善诸如电子迁移率和层的均匀性的电特性。 规定：该方法包括以下步骤。 在第一步骤中，在衬底（2）上形成非晶硅层（4）。 在第二步骤中，在非晶硅层的上表面上以预定图案照射电子束。 在第三步骤中，非晶硅层的整个表面用具有预定能量密度的激光束进行退火，并且非晶硅层被转换成具有基于预定图案的晶体结构的多晶硅层。 基板由玻璃或硅材料制成。 激光束由能量密度为255mJ / cm 2至370mJ / cm 2的准分子激光照射激光产生。 半导体衬底是薄膜晶体管。
-
公开(公告)号：KR1020000018593A
公开(公告)日：2000-04-06
申请号：KR1019980036242
申请日：1998-09-03
Applicant: 한민구
IPC: G02F1/136 , G02F1/133 , G02F1/1343
Abstract: PURPOSE: An interconnection structure of a thin film transistor liquid crystal display is provided to reduce dielectric capacity of interconnection in a region where a gate line is overlapped with a data line. CONSTITUTION: An interconnection structure of a thin film transistor liquid crystal display comprises a gate line, a data line which is overlapped with the gate line and passes the gate line, an interlayer insulating film formed between the gate line and the data line, and an air layer(vacuum layer) formed between the interlayer insulating film and the data line. Thin film transistors are formed at each region where the gate line is overlapped with the data line with a matrix shape.
Abstract translation: 目的：提供薄膜晶体管液晶显示器的互连结构，以减少栅极线与数据线重叠的区域中的互连的介质容量。 构成：薄膜晶体管液晶显示器的互连结构包括栅极线，与栅极线重叠并通过栅极线的数据线，形成在栅极线与数据线之间的层间绝缘膜，以及 在层间绝缘膜和数据线之间形成的空气层（真空层）。 在栅极线与矩阵形状的数据线重叠的每个区域处形成薄膜晶体管。
-
公开(公告)号：KR1019990080179A
公开(公告)日：1999-11-05
申请号：KR1019980013244
申请日：1998-04-14
Applicant: 한민구
IPC: H01L29/74
Abstract: 에미터 스위치드 사이리스터의 개선된 구조는, 종래의 에미터 스위치드 사이리스터가 갖는 스냅-백 현상을 최소로 억압하기 위하여, p
- 베이스 확산영역이 세그먼트 구조로 설계되고 각각의 세그먼트 p
- 베이스 확산 영역의 측방향 확산 영역이 서로 연결된다. 그 결과 p
- 베이스의 수평 경로상의 저항이 증가되어 래칭 전류가 종래의 구조에 비해 약 20배 정도로 감소된다.-
公开(公告)号：KR100201919B1
公开(公告)日：1999-06-15
申请号：KR1019960015106
申请日：1996-05-08
IPC: H01L29/78
Abstract: 1. 청구 범위에 기재된 발명이 속한 기술분야:
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
표면전계를 감소하여 항복전압특성을 향상시키기 위한 전력 트랜지스터 및 그 제조방법을 제공함에있다.
3. 발명의 해결방법의 요지:
반도체 기판상에 제 1도전형의 반도체 영역과, 상기 반도체 영역의 표면상의 소정영역에 형성된 제 2도전형의 제 1도핑영역과, 상기 제 1도핑영역과 드리프트영역을 통하여 이격된 제 1또는 제 2도전형의 제 2도핑영역과, 상기 제 1도핑영역내의 표면상 채널영역을 갖도록 형성된 제 1도전형의 제 3도핑영역과, 상기 채널영역과 이 영역과 접한 상기 드리프트영역의 일부상에 산화막을 통하여 형성된 게이트층을 가지는 전력 트랜지스터에 있어서, 상기 게이트층이 형성된 산화막은 상기 드리프트영역상에서 상기 채널영역에 인접한 부분으로부터 두꺼워지는 소정양의 경사를 가짐으로써 항복전압이 증가됨을 요지로 한다.
4. 발명의 중요한 용도:
전력 트랜지스터 및 그 제조방법에 적합하다.
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.024 seconds)
