公开(公告)号：CA3226960A1

公开(公告)日：2023-02-09

申请号：CA3226960

申请日：2022-08-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： NISHI TAKAHIRO ,  TOMA TADAMASA ,  ABE KIYOFUMI

IPC: H04N19/85 ,  H04N19/70

Abstract: An encoding device (100) comprises a circuit and a memory connected to the circuit, wherein the circuit in operation: derives, from an image, encoded data of the image and a decoded image of the image; determines, in accordance with the image and the decoded image, a post-processing parameter to be applied to the decoded image; stores the encoded data, the post-processing parameter, and post-processing identification information in a stream; and outputs the stream.

公开(公告)号：BR112022022306A2

公开(公告)日：2022-12-20

申请号：BR112022022306

申请日：2021-05-17

Applicant: PANASONIC IP CORP AMERICA

Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

IPC: H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplada ao circuito. Em operação, o circuito (i) define um parâmetro para um valor que indica que uma multicamada não é permitida, o parâmetro indica se a multicamada é permitida e (ii) define os primeiros identificadores para um valor idêntico indicando uma camada, os primeiros identificadores respectivamente identificam as respectivas camadas às quais as respectivas unidades NAL pertencem e realizam um processo de codificação de camada única nas unidades NAL, as unidades NAL pertencentes a uma sequência de vídeo codificada; e grava, em um fluxo de bits, as unidades NAL, o parâmetro e os primeiros identificadores.

公开(公告)号：HUE059331T2

公开(公告)日：2022-11-28

申请号：HUE18832876

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/12 ,  H04N19/60

公开(公告)号：MY193560A

公开(公告)日：2022-10-19

申请号：MYPI2018702863

申请日：2017-03-07

Applicant: PANASONIC IP CORP AMERICA

Inventor： MASATAKA IRIE ,  YAO HUANG GAIUS WEE ,  MICHAEL HONG CHENG SIM

IPC: H04L1/16 ,  H04W8/00

Abstract: A wireless communication apparatus comprising: a frame configuration circuit (103) that generates a transmission frame including DMG beacons, wherein sector ID fields in SSW fields included in the respective DMG beacons indicate one or more transmit sectors used for directional transmissions of the respective DMG beacons, and a field different from the sector ID field included in each DMG beacon indicates whether or not there is quasi-omni transmission; and a transmission wireless circuit (105) that performs, by using the transmit sector indicated by the sector ID field, directional transmission on a first DMG beacon that is included in the DMG beacons and in which the field different from the sector ID field indicates non-quasi-omni transmission and performs quasi-omni transmission on a second DMG beacon that is included in the DMG beacons and in which the different field indicates quasi-omni transmission, in a BTI.

公开(公告)号：BR112022013058A2

公开(公告)日：2022-10-11

申请号：BR112022013058

申请日：2021-03-23

Applicant: PANASONIC IP CORP AMERICA

Inventor： VIRGINIE DRUGEON ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. Um codificador (100) inclui circuitos e memória acoplados ao circuito. Dado o id que indica uma subcamada temporal inferior diferente de uma subcamada temporal mais alta em subcamadas temporais, o circuito calcula um tempo de saída DPB [id] para uma imagem na subcamada temporal inferior (S201). Na etapa S201, o circuito do codificador (100) subtrai um delta de saída DPB [id] fornecido para cada uma das subcamadas temporais de um atraso de saída DPB compartilhado entre as subcamadas temporais, e dado maxid que indica a subcamada temporal mais alta, calcula o DPB delta de saída [id] subtraindo um atraso de remoção de CPB [maxid] e um deslocamento [id] de um atraso de remoção de CPB [id]. Em seguida, o circuito armazena o deslocamento [id] em um fluxo de bits (S202).

公开(公告)号：BR112013018850B1

公开(公告)日：2022-09-27

申请号：BR112013018850

申请日：2012-12-19

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： KENGO TERADA ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA ,  KYOKO TANIKAWA ,  HISAO SASAI ,  TOSHIYASU SUGIO ,  TORU MATSUNOBU

IPC: H04N7/00

Abstract: MÉTODO DE CODIFICAÇÃO DE IMAGEM, MÉTODO DE DECODIFICAÇÃO DE IMAGEM, APARELHO DE CODIFICAÇÃO DE IMAGEM E APARELHO DE DECODIFICAÇÃO DE IMAGEM. A presente invenção refere-se a um método de codificação de imagem para codificação de uma imagem em uma base de bloco por bloco, que inclui: selecionar, para cada um de uma pluralidade de sub-blocos incluídos em um bloco de codificação alvo e cada um incluindo uma pluralidade de coeficientes, um contexto para realizar a codificação aritmética sobre um parâmetro que indica um coeficiente de codificação alvo incluído no sub- bloco de um conjunto de contexto correspondente ao sub-bloco, com base em pelo menos um coeficiente de referência localizado em torno do coeficiente de codificação alvo, o bloco de codificação alvo sendo uma unidade de transformação (S301); e para realizar a codificação aritmética no parâmetro que indica o coeficiente de codificação alvo utilizando a informação de probabilidade sobre o contexto selecionado, em que, na seleção, o contexto é selecionado a partir do conjunto de contexto, o conjunto de contexto correspondendo a uma soma de (i) um valor que indica uma posição em uma direção horizontal do sub-bloco no bloco de codificação alvo e (ii) um valor que indica uma posição em uma direção vertical do sub-bloco no bloco de codificação alvo (S302).

公开(公告)号：BRPI1012919B8

公开(公告)日：2022-09-20

申请号：BRPI1012919

申请日：2010-05-28

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： SHINSUKE TAKAOKA ,  DAICHI IMAMURA ,  SEIGO NAKAO

IPC: H04B1/713 ,  H04L5/00 ,  H04L27/26

Abstract: APARELHO DE COMUNICAÇÕES SEM FIO E MÉ TODO DE SALTO DE FREQUÊNCIA. A presente invenção refere-se a um aparelho de comunicação sem fio e a um método de salto de frequência, os quais minimizam a mudança nas características de distribuição de potência instantânea do formato de onda de tempo de sinais de transmissão quando uma pluralidade de canais são multiplexados por divisão de frequência. Em um terminal (200), uma unidade de mapeamento (212) mapeia o PUCCH para recursos de frequência de uma primeira fenda, mapeia o PUSCH para recursos de frequência, entre os recursos de frequência da primeira fenda, separados exatamente por espaçamento de frequência predeterminado (B) dos recursos de frequência para os quais o PUCCH é mapeado, troca ciclicamente os recursos de frequência com a finalidade de mapear o PUCCH e o PUSCH para recursos de frequência, em uma largura de banda de IDFT ou de IFFT, de uma segunda fenda, enquanto mantém o espaçamento de frequência predeterminado (B), permitindo assim o salto de frequência do PUCCH e PUSCH entre a primeira fenda e a segunda fenda.

公开(公告)号：BR112022015346A2

公开(公告)日：2022-09-20

申请号：BR112022015346

申请日：2020-12-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： AKIHIKO NISHIO ,  HIDETOSHI SUZUKI

IPC: H04W56/00 ,  H04W72/04 ,  H04W72/12 ,  H04W84/06

Abstract: DISPOSITIVO DE RECEPÇÃO, DISPOSITIVO DE TRANSMISSÃO, MÉTODO DE RECEPÇÃO E MÉTODO DE TRANSMISSÃO. Um processo de controle de temporização de início de operação do Elemento de Controle MAC (CE) apropriado é realizado em um sistema NTN. Um terminal (100) compreende: uma unidade de recepção sem fio (106) que recebe um MAC CE e um valor de deslocamento (KMAC_ACTION, etc.); e uma unidade de controle (110) que, com base no valor de deslocamento, define um slot para iniciar uma operação com base em um comando de controle MAC CE.

公开(公告)号：BR112022011635A2

公开(公告)日：2022-08-30

申请号：BR112022011635

申请日：2021-02-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

IPC: H04N19/30 ,  H04N19/597 ,  H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO E MEIO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectados ao mesmo. Em operação, o circuito: alterna entre codificar um primeiro sinalizador, de acordo com o uso de um esquema de codificação multicamada para codificar uma ou mais imagens, o primeiro sinalizador indicando se é permitido o uso de uma ou mais imagens de referência intercamadas para previsão intercamadas.

公开(公告)号：AU2020429408A1

公开(公告)日：2022-08-25

申请号：AU2020429408

申请日：2020-12-03

Applicant: PANASONIC IP CORP AMERICA

Inventor： TRAN XUAN TUONG ,  SUZUKI HIDETOSHI ,  HUANG LEI ,  KOH TIEN-MING BENJAMIN ,  KANG YANG ,  NISHIO AKIHIKO ,  OGAWA YOSHIHIKO

IPC: H04B7/06 ,  H04W72/04 ,  H04W76/19

Abstract: Apparatuses and systems for providing multiple structures to enable flexibility of a multiple multiple transmission and reception point ultra-reliable low-latency communication (M-TRP URLLC) operation and reduce measurement effort and power consumption from a transceiving apparatus such as a UE are provided. The techniques disclosed here feature a transceiving apparatus including a transceiver and circuitry. The transceiver, in operation, receives signals from multiple transmission and reception points (M-TRPs) in a network on at least physical downlink shared channels (PDSCHs). The circuitry, in operation, performs beam failure recovery (BFR) by evaluating beam failure detection (BFD) and candidate new beam detection (CBD) for the signals from at least a first one of the M-TRPs. The signals from the first one of the M-TRPs comprise signals received on a physical downlink control channel (PDCCH), and the circuitry determines to skip evaluation of one or both of the BFD and the CBD for one or more additional ones of the M-TRPs in response to one or more conditions.